

INTRODUCERE

Testare si Diagnoza. Definitii.

Testarea unui sistem este constituita dintr-un sir de experimente prin care se exercita respectivul sistem in asa fel incat raspunsul sistemului, ca urmare a sirului de experimente, sa fie suficient si necesar pentru a stabili daca acesta functioneaza corect sau nu.

In cazul in care se stabileste ca sistemul functioneaza incorect se poate formula o sau doua cerinta a testarii: diagnoza; aceasta insemnand localizarea sau evidențierea cauzei ce a condus la respectiva malfunctionare a sistemului. Diagnoza presupune, evident, cunoasterea structurii interne a sistemului testat.

Testarea la diferite nivele de abstractizare.

Deoarece cele expuse anterior pot fi considerate ca fiind asertii valabili pentru testarea sistemelor in general, in cele ce urmeaza ne vom restrange aria de consideratii numai asupra sistemelor si subsistemelor numerice (digitale). Denumirile de sistem si subsistem, exceptand situatiile in care este evidentata ierarhizare, vor fi utilizate alternativ - intrucat un sistem poate fi intotdeauna considerat un subsistem al altui sistem. O caracteristica importanta a sistemelor digitale o constituie complexitatea; de complexitatea unui sistem este strans corelat gradul de abstractizare al considerarii acestuia. Nivelul de abstractizare al descrierii unui sistem poate fi succint caracterizat prin tipul de informatie procesat de respectivul sistem (vezi figura 1.1)

Control	Date	Nivel de abstractizare
1. Valori Logice (sau secvente de)	Valori Logice (sau secvente de)	Nivel Logic
2. Valori Logice	Cuvinte	Nivel Registru
3. Instructiuni	Cuvinte	Nivel Set de Instructiuni
4. Programe	Structuri de Date	Nivel Procesor
5. Mesaje	Mesaje	Nivel Sistem

Figura 1.1 Nivele de abstractizare a informatiei procesate de un sistem.

Nivelul Logic.

Informatia procesata la acest nivel poate fi reprezentata prin valori logice discrete: de regula valori logice binare (0 si 1). Nivele de abstractizare (sau modele) mai rafinate pot reclama mai multe valori logice. O distincție mai profunda în acest sens poate fi facuta tinând seama de natura combinationala (nu reflectă o istorie anterioara a sistemului) sau secventiala

(raspunsul sistemului la un moment dat depinde atât de stimulii anterior aplicati cît și de stimulii actual aplicati) a comportamentului sistemului.

De regula sistemele considerate la acest nivel sunt circuitele; orice sistem poate fi considerat la nivel de circuit dar efortul de analiza poate fi mult prea mare sau chiar imposibil.

Nivelele de abstractizare superioare nivelului logic apar atunci când considerarea operatiilor efectuate de un sistem la acest nivel conduce la modele greoale, stufoase și dificil de folosit.

Nivelul Registru.

In mod uzual un sistem este conceput prin interactia informatiilor de procesat (datele) cu informatie de stare (control) a sistemului. Menținînd definiția funcției de control la nivel de valori logice, în cadrul acestui nivel se consideră ca informatie procesată (datele) este grupată în vectori (cuvinte) de valori logice. Deoarece cuvintele sunt stocate în decursul procesării în registre, acest nivel a primit numele corespunzător.

Nivelul Set de Instructiuni.

Nivelul acesta de abstractizare consideră informatie de control grupată în cuvinte numite instructiuni.

Nivelul Procesor.

Acest nivel imediat superior celui anterior, consideră un sistem numeric ca procesând secvențe de instructiuni, sau programe, ce operează asupra unor blocuri de date numite structuri de date.

Nivelul Sistem.

Un mod diferit de a vedea un sistem numeric (nu neapărat la un nivel mai ridicat de abstractizare) este considerarea acestuia ca fiind constituit din mai multe subsisteme independente, sau unități, care inter-comunica prin blocuri de cuvinte numite mesaje.

In general, stimulii și raspunsul la acești stimuli ai unui sistem oarecare, sunt elementele care definesc un experiment de testare și corespund tipului de informație procesat de sistemul aflat în test. Din acest punct de vedere testarea este un termen generic care acoperă un spectru larg de activități și medii:

- unul sau mai multe subsisteme care testează un altul prin transmiterea și receptia unor mesaje;
- un procesor care se autotestează prin execuția unui program de diagnostic;
- un echipament automat de testare (**EAT**) care verifică un circuit prin aplicarea unor vectori binari de test, operare conjugată cu examinarea vectorilor binari emisi de respectivul circuit ca urmare a stimulilor aplicati.

O alta categorie de teste sunt testele parametrice. Aceasta testare tratează problema examinării caracteristicilor electrice ale circuitelor (cum ar fi tensiuni de polarizare, curenti de pierderi, tensiuni de prag, etc). Aceste tipuri de testări nu fac

obiectul acestui curs.

Erori si Defecte

O aparitie (instantiere) a unei malfunctionari a unui sistem testat (sau **UAT**, prescurtare pentru **Unitate Aflata in Test**) se numeste eroare (observata). De remarcat faptul ca in general conceptul de eroare are interpretari diferite la nivele de abstractizare distincte. Spre exemplu, o eroare observata la nivelul unui program de diagnostic poate aparea ca un rezultat incorrect al unei operatii aritmetice (sa admitem), in timp ce pentru un EAT o eroare inseamna de obicei o valoare binara incorrecta.

Cauzele unei erori observate pot consta din: erori de proiectare, erori de fabricatie, defecte de fabricatie si defecte fizice.

Exemple tipice de erori de proiectare:

- specificatii incomplete sau contradictorii;
- corespondente si aplicatii eronate ale diferitelor nivele de proiectare;
- nerespectarea conventiilor si regulilor de proiectare.

Printre erorile ce au loc pe durata fabricatiei sunt cuprinse:

- componente necorespunzatoare;
- conexiuni incorecte;
- scurtcircuite datorate unor conexiuni sudate sau metalizate inadecvat.

Defectele de fabricatie nu sunt direct atribuibile erorilor umane; mai degraba aceste defecte rezulta dintr-un proces de manufacturare imperfect. Spre exemplu scurtcircuitele (uneori prescurtate "scurturi") si intreruperile sunt defecte comune in fabricatia circuitelor MOS pe Scara Larga de Integrare (se va folosi totusi prescurtarea **MOS LSI**, devenita clasica). Alte defecte de fabricatie includ profile de dopaj necorespunzatoare, erori de aliniere a mastilor si incapsulari defectuoase. O corecta localizare a defectelor de fabricatie este importanta pentru cresterea productivitatii manufacturarii respective.

Defectele fizice apar pe durata timpului de viata al sistemului si sunt datorate degradarii componentelor si/sau factorilor de mediu. Spre exemplu, conexiunile de aluminiu din interiorul circuitelor integrate (**CI**) se subtiaza cu timpul (datorita migratiei electronilor si corozionii) si pot sa se intrerupa. Factorii de mediu cum ar fi temperatura, umiditatea si vibratiile, acceleraaza imbatranirea componentelor. Radiatii cosmice si particule alfa pot induce defecte in chipurile ce contin memorii de mare densitate cu acces aleator (**RAM-uri**).

Erorile de proiectare, defectele de fabricatie si defectele fizice sunt la un loc referite ca *defecte fizice*. In raport cu stabilitatea lor in timp, defectele pot fi clasificate ca fiind:
-permanente, adica fiind prezente intotdeauna dupa aparitia lor;
-intermitente, adica au existenta marginita numai pe durata unor intervale de timp;
-tranzitorii, adica aparitii singulare cauzate, de regula, de

schimbarea temporara a unui factor de mediu.

In general, defectele fizice nu permit o tratare matematica, o modelare, a testarii si diagnozei. Solutia acestei probleme este abordarea prin modelarea defectelor fizice cu *defecte logice*, care ofera o reprezentare convenabila a efectelor defectelor fizice asupra operarii normale a unui sistem. Un defect este detectat prin observarea erorii cauzate de acesta. Ipotezele de baza privitor la natura defectelor logice sunt referite generic ca fiind *modelul defectului*. Cel mai larg utilizat model de defect este acela al unei linii singulare (fir, conexiune, legatura) ce este permanent "blocata" (stuck at, in literatura anglo-americana de profil) la o valoare logica (1 sau 0). Notatia curenta pentru o linie arbitrara w este : w *blocata-la-0*, sau w *blocata-la-1* (abrevierile curente sunt w *b-1-0*, respectiv w *b-1-1*).

Modelare si Simulare

Deoarece erorile de proiectare preced fabricatia unui sistem, se poate realiza *testarea verificarii unui proiect* printr-un experiment de test ce foloseste un model al sistemului proiectat. In acest context, "model" inseamna o reprezentare numerica pe calculator in termeni de structuri de date si/sau programe.

Modelul poate fi exercitat prin simularea acestuia cu reprezentarea semnalelor de intrare. Procesul se numeste *simulare logica* (deasemenea se mai spune *simularea verificarii proiectarii* sau *simularea valorii adevarate*). Simularea logica determina evolutia in timp a semnalelor din model ca raspuns la secenta de intrare aplicata.

Evaluarea Testului

O problema importanta in testare este *evaluarea testului*, prin aceasta referindu-se determinarea eficientei, sau calitatii, unui test. Evaluarea testului se face uzual in contextul unui model al defectului, iar calitatea unui test este masurata prin raportul dintre numarul de defecte detectate si numarul total de defecte din universul asumat de defecte, pentru sistemul respectiv; acest raport este referit sub denumirea de *acoperirea defectelor*. Evaluarea testului (sau calificarea testului) este facuta printr-un experiment de testare simulat, numit *simularea defectului*, care calculeaza raspunsul circuitului (sistemului) in prezenta defectelor pentru care testul este evaluat. Un defect este detectat daca exista o diferenta, o deosebire, intre raspunsul circuitului (sistemului) liber de defecte - circuitul (sistemul) functionand normal - si raspunsul circuitului (sistemului) afectat de defectul respectiv.

In acest sens se spune ca un circuit (sistem) este *redundant* daca exista cel putin un defect care nu poate fi pus in evidenta atunci cand i se aplica respectivului circuit (sistem) la intrare orice secenta de stimuli posibila, admisa, in conformitate cu specificatiile respective de functionare.

Tipuri de testare

Metodele de testare pot fi clasificate în raport cu mai multe criterii.

Testarea prin *programe de diagnoza*, se realizează "off-line", la viteza normală de funcționare, și la nivelul sistemului. Stimulii își au originea în interiorul sistemului însuși, care lucrează în regim de auto-testare. În sistemele a căror logica de control este microprogramată, programele de diagnostic pot fi deosebit de microprograme (microdiagnosticari). Anumite parti ale sistemului, numite global *inima sistemului* ("hardcore", în original) trebuie să fie libere de defecte pentru a putea permite rularea programelor. Stimulii sunt generati prin software sau prin firmware și pot fi aplicati adaptiv. Programele de diagnostic sunt de regulă rulate în testarea de întreținere (preventiv) sau de rutina.

Emularea în circuit, este o metoda de testare ce eliberează necesitatea unei parti perfect funcționale a sistemului testat pentru rularea programelor de diagnostic. Aceasta metoda este folosită în testarea placilor și sistemelor cu microprocesoare, și se bazează pe îndepărțarea microprocesorului de pe placă, pe durata testării, și pe accesarea conexiunilor microprocesorului cu restul sistemului, circuitului, testat. Testorul poate emula funcția microprocesorului îndepărtat (de regulă prin un microprocesor de același tip). Aceasta configurație permite rularea programelor de diagnostic folosind memoria și microprocesorul testorului.

In testarea "on-line", stimulii și răspunsurile sistemului sunt cunoscute dinainte, deoarece stimulii sunt furnizati prin sechete receptionate pe durata modului normal de operare. Obiectul de interes în testarea "on-line" constă nu atât din răspunsul însuși, cât din unele proprietăți ale răspunsului, proprietăți ce ar trebui să ramâne invariante pe durata unei funcționări normale. Spre exemplu o singură ieșire a unui multiplexor liber de defecte trebuie să aibă valoarea logică 1. Scopul unui bit de paritate este crearea unei proprietăți invariante ușor de verificat. Bitul de paritate este redundant, în sensul că acesta nu poartă nici o informație strict utilă funcționării normale a sistemului. Acest tip de *informație redundantă* este caracteristica pentru sisteme care folosesc coduri de detectare și coduri de corectare a erorilor. Un alt tip de proiectare fiabilă bazată pe redundanță este *redundanță modulară*, care se bazează pe replicarea de un număr de ori a sistemului. Modulele replicate (acestea trebuie să aibă aceeași funcționare, posibil cu diferențe implementare) lucrează cu același set de intrări, iar proprietatea invariante este aceea că toate modulele replicate trebuie să producă același răspuns. Sistemele cu auto-verificare au subcircuite speciale numite verificatoare ("checkers"), dedicate testării proprietăților invariante.

Testarea cu probă ghidată este o tehnică folosită în testarea la nivel de placă. Dacă sunt detectate erori pe durata testării initiale la pinii conectorilor (faza a testării cunoscute adesea sub numele de test merge/nu merge), testorul decide care linie internă a circuitului să fie monitorizată și instruiește

operatorul sa plaseze o proba (sonda) pe linia selectata. Apoi se reaplica testul. Principiul este sa se traseze înapoi, regresiv, propagarea erorii (erorilor) de-alungul unei cai prin circuit. Dupa fiecare aplicare a testului, testerul verifica rezultatul obtinut pe linia monitorizata si determina când a fost atins locul implantarii defectului si/sau când se continua trasarea înapoi. In loc sa monitorizeze o singura linie la un moment dat, unele testoare pot monitoriza un grup de lini, de regula pinii unui CI.

Testarea cu proba ghidata este o procedura secventiala de diagnostic, in care un subset al liniilor interne accesibile este monitorizat la fiecare pas. Anumite testoare folosesc un dispozitiv special de fixare numit *pat-de-cuie* ("bed-of-nails", in original) care permite monitorizarea tuturor liniilor interne accesibile ale circuitului, intr-un singur pas.

Testarea in circuit, are drept scop verificarea componentelor deja plantate pe placă. Un tester exterior foloseste un conector cleste ("clip" in original) de CI pentru a putea aplica vectorii de test direct la intrarile unui CI si pentru a-i observa raspunsul. Testerul trebuie sa fie capabil sa izoleze electronic CI testat de restul placii pe care se afla plantat, altfel poate supraincarca iesirile altor CI conexe.

Testarea algoritmica se refera la generarea vectorilor de intrare pe durata testarii. Numaratoare si registre de deplasare cu reactie sunt exemple clasice de "hardware" folosit in generarea stimulilor de intrare. Generarea algoritmica a vectorilor de test este capacitatea anumitor testere de a produce combinatii a unor vectori fixati. Combinatia dorita este determinata printr-un program de control scris intr-un limbaj orientat pe aplicatie. Raspunsul asteptat poate fi generat pe durata testarii fie de la un exemplar copie al UAT (unitatii aflate in test) cunoscut ca fiind bun functional - asa-zisa unitate etalon - sau folosind o emulare in timp real a UAT. Acest tip de testare este numit uneori *testare prin comparatie*, ceea ce constituie cumva o denumire improprie, deoarece compararea raspunsului asteptat este inerent oricarei metode de testare.

Metodele bazate pe verificarea anumitor functii $f(R)$ deduse din R raspunsul UAT, in loc sa se foloseasca chiar R , se spune ca realizeaza *testarea compacta*, iar $f(R)$ se spune ca este reprezentarea *compresata*, sau *semnatura* raspunsului R . Spre exemplu se pot contoriza numarul de valori 1 (sau numarul de tranzitii din 1 in 0, sau din 0 in 1) obtinut la iesirea circuitului si apoi o comparare a acestuia cu numarul asteptat al circuitului liber de defecte.

O astfel de procedura de testare simplifica procesul de testare, deoarece in loc sa se compare intreaga iesire R a circuitului bit cu bit cu iesirea asteptata se compara doar reprezentarile compresate sau semnaturile acestor iesiri. Sunt micsorate semnificativ cerintele de memorie ale testorului, deoarece nu mai este necesar sa se stocheze intregul raspuns asteptat (martor). Tehnicile de compresare sunt folosite in mod deosebit in circuitele cu autotestare, unde implementarea functiei $f(R)$ se face printr-un "hardware" special adaugat suplimentar circuitului. Circuitele cu autotestare au deasemenea "hardware"

aditional pentru generarea stimulilor.

Diagnostic si Reparatie

Daca o UAT ce se dovedeste ca functioneaza incorect trebuie sa fie reparata, este necesara diagnosticarea cauzei erorii observe. Intr-un sens mai larg, termenii diagnostic si reparatie se aplica atat defectelor fizice cat si erorilor de proiectare (pentru cazul din urma "reparatie" inseamna "reproiectare"). Totusi, canta vreme defectele fizice pot fi efectiv reprezentate prin defecte logice, nu acelasi lucru se intampla cu defectele de proiectare. De aceea, in abordarea discutiei diagnosticului si reparatiei ne vom restrange subiectul doar la defectele fizice (si logice).

Sunt posibile doua tipuri de abordari pentru diagnosticul defectelor. Prima abordare este analiza cauza-efect, care enumera toate defectele (cauzele) posibile sa existe intr-un model al defectului si determina, inainte de experimentul de testare, toate raspunsurile (efectele) corespunzatoare unui test aplicat. Acest proces ce se bazeaza pe simularea defectelor, construieste o baza de date numita dictionarul defectelor. Diagnosticul este un proces de cautare in dictionar, in care se incearca sa se potriveasca raspunsul actual al UAT cu unul din raspunsurile precalculate. Daca potrivirea are loc, dictionarul de defecte indica defectele posibile (sau componetele defecte) din UAT.

Alte tehnici de diagnostic, cum ar fi testarea cu proba ghidata, folosesc o abordare analiza efect-cauza. O analiza efect-cauza proceseaza raspunsul actual al UAT (efectul) si incearca sa determine direct numai defectele (cauzele) ce ar putea produce acest raspuns.

Generarea Testului

Generarea Testului, (GT) este procesul de determinare al stimulilor necesari sa testeze un sistem numeric. GT depinde in primul rand de metoda de test folosita. Metodele de testare "online" nu necesita GT. Un efort mic este necesitat pentru GT atunci cand vectorii de intrare (de test) sunt furnizati de un registru de deplasare cu reactie lucrand ca un generator de secvente pseudoaleatoare. In schimb, GT pentru testare si verificarea proiectarii, ca si pentru dezvoltarea programelor de diagnostic implica, in general, un efort considerabil care din nefericire este inca in mare masura o activitate manuala.

Generarea testului automata (**GTA**) se refera la algoritmi care, dat fiind un model al sistemului, pot genera teste pentru acesta. GTA au fost dezvoltate in mod deosebit pentru testarea la nivel de pini-conectori cu secventa testata.

GT poate fi orientata pe defecte sau orientata pe functie. In GT orientata pe defecte, GT incearca sa genereze testele ce vor detecta (si posibil localiza, in anumite limite de distinctibilitate) defectele specifice.

Proiectare pentru Testabilitate

Costul unei testari pentru un sistem poate deveni o componentă majoră în costul proiectării, fabricației și întreținerii acestuia. Costul testării reflectă multi factori, cum ar fi costul GT, costul timpului de testare, costul echipamentului automat de testare (costul **EAT**), etc. Este cumpă uimitor că un microprocesor cu un cost de cca. 10 \$US, necesită testare de sute de ori mai scumpe.

Proiectarea pentru testabilitate (PPT) cumulează o seama de algoritmi și tehnici ce s-au dezvoltat mult în ultimul timp. Scopul acestora este reducerea costului testării prin introducerea criteriilor de testabilitate cât mai devreme cu putinta în etapa de proiectare. Consideratiile de testabilitate au devenit atât de importante încât au ajuns chiar să impună structura generală a unui proiect.

Bibliografia cursului:

1. Miron Abramovici, Melvin Breuer, Arthur Friedman
"DIGITAL SYSTEMS TESTING AND TESTABLE DESIGN",
Computer Press
2. Melvin Breuer, Arthur Friedman
"DIAGNOSIS & RELIABLE DESIGN OF DIGITAL SYSTEMS",
Computer Science Press, Inc.
3. Danut Olteanu, Constantin Popescu
"CIRCUITE INTEGRATE PE ARII DE PORTI LOGICE",
Editura Tehnica, Bucuresti 1991.
4. Mircea Vladutiu, Marius Crisan
"TEHNICA TESTARII ECHIPAMENTELOR AUTOMATE
DE PRELUCRARE A DATELOR",
Editura Facla, Timisoara 1989.
5. Vasile M. Catuneanu, Angelica Bacivarof
"STRUCTURI ELECTRONICE DE INALTA FIABILITATE
toleranta la defectari",
Editura Militara, Bucuresti 1989.
6. Dan Teodorescu,
"AUTOMATIZARI MICROELECTRONICE",
Editura Tehnica, Bucuresti 1988.
7. Constantin C. Timoc
"LOGIC DESIGN FOR TESTABILITY",
IEEE Computer Society Press
8. International Symposium on Fault-Tolerant Computing
Proceedings, IEEE.
9. The International Test Conference Proceedings, IEEE.
10. Design Automaton Conference Proceedings, ACM si IEEE.
11. R.G. Bennetts (Cirrus Computers Limited)
"DESIGN OF TESTABLE LOGIC CIRCUITS",
Addison-Wesley Publishing Company, London 1984.