



UNIUNEA EUROPEANĂ



GUVERNUL ROMÂNIEI



Instrumente Structurale
2007-2013



Platformă de e-learning și curriculum e-content pentru învățământul superior tehnic

Testarea Sistemelor

15. GAT pentru circuitele secvențiale

GENERAREA AUTOMATĂ A TESTELOR PENTRU CIRCUITELE SECVENȚIALE

Modelarea circuitelor secvențiale prin rețele combinaționale iterative unidirecționale

În această secțiune vor fi prezentate modalități de folosire a metodelor de generare a testelor pentru circuite combinaționale, aplicate pentru circuite secvențiale. Abordarea se va mărgini, pentru început, la circuite secvențiale sincrone compuse din porți și din bistabili sincroni. Extinderea metodelor de generarea testelor de la circuite combinaționale la circuite secvențiale sincrone se bazează pe tehnica de modelare, care transformă un circuit secvențial sincron într-o rețea combinațională iterativă unidimensională.




Figura 1. Circuit secvențial cu bistabil JK.

- (a) Modelul general.
- (b) Modelul pentru un cadru de timp.

O celulă a acestei rețele se numește *cadru de timp*. În aceasta transformare un bistabil este modelat ca un element combinațional care are o intrare suplimentară q față de bistabilul pe care-l modelează, intrare care reprezintă starea curentă a bistabilului și o ieșire adițională q^+ reprezentând starea viitoare a bistabilului, ieșirea adițională coincide cu intrarea suplimentară q a

cadrelui de timp imediat succesiv.

Un vector de intrare al rețelei iterative combinaționale reprezintă o secvență de intrări aplicate circuitului secvențial. Se presupune, inițial, că toți bistabilii sunt direct conduși prin aceeași linie de ceas, presupusă ca fiind, fără defecte. Prin această ipoteză linia de ceas se poate trata ca o linie implicită în acest model.

În figura 1(b) este arătată structura unui cadru de timp a modelului rețea combinațională iterativă corespunzător circuitului din figura 1(a) care utilizează un singur bistabil JK . Modelul la nivel de poartă pentru bistabilul JK implementează ecuațiile:

$$\begin{aligned} q^+ &= Jq' + K'q \\ y &= q \\ y' &= q' \end{aligned}$$

Dacă investigația nu focalizează asupra studiului *defectelor interne* ale bistabililor, atunci se poate modela circuitul care realizează funcția q^+ ca un modul cu trei intrări : J , K și q .

Deoarece toate cadrele de timp au aceeași structură, nu este necesar să se construiască modelul complet al rețelei combinaționale iterative. Algoritmii de generare a testelor pot folosi, astfel, același model structural pentru fiecare cadru de timp; valorile semnalelor din cadre de timp diferite, totuși, trebuie stocate separat.

Deoarece circuitul C' , obținut prin adăugarea modelului pentru bistabil la circuitul combinațional original C , este combinațional se pot aplica algoritmii cunoscuți pentru circuitele combinaționale. Se consideră, pentru început, un algoritm orientat pe defecte. Un vector de test t generat de un astfel de algoritm pentru circuitul C' poate specifica valori atât pentru liniile primare de intrare cât și pentru variabilele q ; ultimele trebuind să fie justificate în cadrele de timp precedente. Vectorul de test t poate propaga o eroare, similar, nu la o linie primară de ieșire ci la o variabilă q^+ . Atunci eroarea trebuie să fie propagată în următorul cadru de timp. Astfel procesul căutării poate cuprinde câteva cadre de timp, mergând atât înainte cât și înapoi, în timp. O dificultate majoră apare din faptul că nu se cunoaște *a priori* numărul de cadre de timp într-un sens sau altul al axei timpului.

Atunci când sunt mai multe cadre de timp, defectul țintă este prezent în fiecare cadru de timp. Defectul singular original, cu alte cuvinte, este echivalent unui defect multiplu în modelul rețelei combinaționale iterative. În consecință, o valoare D sau D' se poate propaga chiar peste linia defectă (acest lucru nu poate să aibă loc într-un circuit combinațional, cu un singur defect).

Valoare propagată pe linia w	Defectul situat pe linia w	Valoarea rezultată a liniei w
D	$b-l-0$	D
D	$b-l-1$	1
D'	$b-l-0$	0
D'	$b-l-1$	D'

Figura 2. Rezultatul propagării peste o linie defectă a consecințelor defectului.

Dacă linia defectă este $b-l-c$, și valoarea propagată peste această linie este v/v_d , valoarea compozită rezultată este v/c (a se vedea figura 2). De remarcat că atunci când $v = c$, linia defectă oprește propagarea consecințelor defectului generate în cadre de timp anterioare.

Atunci când se generează o secvență de test pentru un defect nu este necesar să se parcurgă aceeași stare de două ori. Mai mult, admiterea ca o stare anterior parcursă să fie reparată va conduce la o buclă infinită. Pentru a evita astfel de situații, orice implementare a unui algoritm de generare a testelor pentru circuitele secvențiale include un mecanism de supraveghere a stărilor și de regresie atunci când o stare este repetată.

Generarea algoritmică a testelor pornind dintr-o stare inițială cunoscută


Forma cea mai generală a unui algoritm de generare a testelor pentru circuitele secvențiale presupune că starea inițială a circuitului etalon și a circuitului testat este necunoscută, deoarece starea bistabililor este arbitrară, atunci când se pune sub tensiune circuitul. Pentru început va fi examinat un algoritm mai puțin general care va presupune că vectorul stării inițiale $q(1)$ este cunoscut atât în circuitul etalon cât și în circuitul testat (a se vedea figura 3). În această situație procesul de căutare al testului merge doar *înainte în timp*. Deoarece se dorește generarea cât mai repede cu putință a unui test, se va încerca o secvență de lungime $r + 1$ numai dacă nu se reușește printr-o secvență de lungime r . Astfel, atunci când se consideră o rețea combinațională iterativă cu $r + 1$ cadre de timp, se vor ignora liniile primare ale primelor r cadre de timp. Deasemenea se vor ignora ieșirile q^+ din ultimul cadru de timp. Odată rețeaua iterativă construită, se poate aplica orice algoritm de generare a testelor pentru circuite combinaționale exceptând doar unele modificări minore impuse de prezența liniei defecte din fiecare cadru de timp.

```

r = 1
repetă
{
    construiește modelul cu r cadre de timp;
    ignoră liniile primare de intrare în primele r-1 cadre de timp;
    ignoră liniile  $q^+$  din ultimul cadru de timp;
     $q(1)$  = starea inițială dată;
    dacă(generarea_testului = SUCCES) atunci întoarce SUCCES;
    /* nu există soluție cu r cadre de timp */
     $r = r + 1$ ;
}
până când  $r = f_{max}$ 
return EȘEC;

```

(a)



(b)

Figura 3. Generarea testelor pornind dintr-o stare inițială cunoscută.
 (a) Procedeeul general; (b) Modelul rețea combinațională iterativă.

O problemă importantă este decizia opririi incrementării numărului de cadre de timp. Cu alte cuvinte, ar trebui să se știe lungimea maximală a unei posibile secvențe de test pentru un defect. Astfel pentru un circuit cu n bistabili, pentru fiecare din cele 2^n stări ale circuitului etalon, circuitul defect poate fi, la rândul său, într-una din cele 2^n stări ale sale. Lungimea unei secvențe de test ce nu repetă stări, în consecință, nu poate fi mai mare decât 4^n . Această limită, totuși este prea mare pentru o utilitate practică, așa că se folosește limitarea numărului de cadre de timp specificată de utilizator, mult mai mică decât cea teoretică, notată, în algoritmul din figura 3, prin f_{max} .

Cu toate că este corect conceptual, algoritmul schițat în figura 3 este inefficient, deoarece atunci când se creează rețeaua iterativă combinațională cu r cadre, toate calculele făcute anterior în primele $r-1$ cadre sunt ignorate. Pentru a se evita o astfel de risipă, se pot salva secvențele parțiale care pot fi extinse în cadrele viitoare. Anume, câtă vreme se caută o secvență S_r , de lungime r , se salvează orice secvență ce propagă erori la variabilele q^+ din cadrul r (și vectorul de stări rezultat $q^+(r)$) într-un set SOL_r , numit astfel pentru că stochează soluții parțiale.

Dacă nici o secvență S_r nu propagă o eroare la o linie primară de ieșire, atunci căutarea pentru o secvență S_{r+1} de lungime $r + 1$ începe dintr-una din stările salvate $q^+(r)$.




Figura 4.a. Circuitul secvențial sincron din exemplul 1.

Exemplul 1: Se consideră circuitul secvențial din figura 4(a) și defectul a b-l-1. Se va deduce o secvență de test care detectează acest defect, presupunând că starea inițială este $q_1 = q_2 = 0$. În figura 4(b) este arătat modelul unui cadru de timp.

Cadrul de timp 1: Se aplică $q_1 = q_2 = 0$, ceea ce creează un D' în punctul de inserție al defectului. Vectorul $I(1) = 1$ propagă eroarea la q^+_2 . Deoarece consecința defectului nu se propagă la linia Z, se salvează secvența $S_1 = (1)$ și starea $q^+(1) = (0, D')$ în setul SOL_1 .

Cadrul de timp 2: Se aplică $(0, D')$ liniilor q din cadrul 2. Acum D -frontiera este $\{G_1, G_3, G_4\}$. Dacă se alege G_1 ori G_4 pentru propagarea erorii, aceasta conduce la $I(2) = 1$ și starea următoare $q^+(2) = (D', D')$. Încercarea de propagare a erorii prin G_3 rezultă în $I(2) = 0$ și starea următoare $q^+(2) = (0, D)$.

Cadrul de timp 3: Acum setul SOL_2 conține două soluții parțiale:

- (1) secvența (1, 1) conducând la starea (D', D') și
- (2) secvența (1, 0) conducând la starea $(0, D)$.




Figura 4.b. Modelul cadrului de timp pentru circuitul secvențial sincron din exemplul 1.

Încercând prima soluție parțială, se aplică (D', D') liniilor q din cadrul de timp 3, ceea ce conduce la D -frontiera $\{Z, G_1, G_2, G_3, G_4\}$.

Se alege Z pentru propagarea erorii și se obține $I(3) = 1$ și $Z = D$.

Secvența de test rezultată este $I = (1, 1, 1)$. \square

Se remarcă cu ușurință faptul că dintr-o stare inițială dată, s-ar putea să nu se poată găsi întotdeauna posibilitatea activării defectului, producerii erorii, în prima secvență de timp; în astfel de situații este necesară o secvență de activare a defectului.

Reutilizarea unor probleme anterior rezolvate.

O dificultate suplimentară în generarea testelor (GT) pentru circuitele secvențiale este existența unor stări "imposibile", adică a unor stări niciodată folosite în operarea normală, liberă de defecte, a unor astfel de circuite. Spre exemplu, un numărător cu cinci stări implementat prin trei circuite bistabile poate avea trei stări în mod normal niciodată folosite. Încercarea de justificare a unor astfel de stări invalide pe durata GT este limitată și abandonată dar consumă un timp considerabil de calcul. Pentru a ajuta la evitarea unor astfel de probleme, se poate construi un tabel de stări invalide și nejustificabile. Inițial, tabelul va fi completat de utilizator. Apoi sistemul va adăuga stările a căror justificare a fost imposibilă sau care nu s-au putut justifica în limita de timp specificată de utilizator. Înainte să încerce o stare q , sistemul de GT va compara această stare cu stările din tabel; în cazul în care comparația conduce la concluzia că starea q este acoperită de o stare invalidă se inițiază regresia, *backtraking*-ul. Spre exemplu, dacă starea $0xx1$ nu este justificabilă (în limitele permise), atunci este inutil să se încerce justificarea stării $01x1$, care este, evident, o restricție mai stringentă în spațiul stărilor.

Acest concept al reținerii unor probleme anterioare de justificare a stărilor poate fi extins și la probleme rezolvate favorabil. Spre exemplu, se presupune ca se dorește justificarea stării $q = 0x1x$, iar starea $011x$ a fost anterior justificată. Evident, se poate aplica din nou secvența folosită să se justifice o stare acoperită de q . Se poate construi un tabel de probleme de justificare a stărilor, rezolvate, împreună cu soluțiile corespunzătoare. Ori de câte ori se cere justificarea unei stări q , se caută în tabel să se verifice dacă stare q (sau o stare acoperită de aceasta) a fost justificată anterior. În caz afirmativ secvența de justificare este reutilizată.

Funcțiile cost

Funcțiile cost observabilitate și controlabilitate introduse inițial la GT pentru circuitele combinaționale sunt fost extinse și asupra circuitelor secvențiale. Calculul costurilor controlabilitate pornește prin atribuirea $C0(l)=C1(l)=\infty$ pentru fiecare linie l (în practică, ∞ este reprezentat de un număr întreg cu o valoare foarte mare). Apoi valorile $C0(i)$, $C1(i)$ ale fiecărei LPI i sunt schimbate la valoarea f_i-1 , unde f_i este factorul de ramificare al LPI i (folosind funcții cost bazate pe ramificații). Apoi *schimbările costurilor* sunt propagate mai departe în aceeași maniera în care evenimentele logice sunt propagate atunci când se simulează circuitele logice. Calculul noului cost al ieșirii unei porți ca urmare a schimbării costurilor intrărilor porții respective se face cu formulele obișnuite. Se remarcă, pentru o poartă AND p , $C1(p)$ va lua valoarea infinit până când fiecare intrare a porții p va avea o valoare finită pentru $C1$, controlabilitatea în 1 a respectivei intrări. Bistabili sunt procesați în baza ecuației lor de funcționare. Costurile de controlabilitate ale variabilelor de stare și a liniilor afectate de acestea pot să se schimbe de câteva ori pe durata acestui proces, până când toate costurile ajung să-și atingă valorile lor stabile. Convergența procesului de calcul este garantată deoarece atunci când un cost își schimbă valoarea, întotdeauna valoarea acestuia scade. În mod uzual costurile își ating valoarea stabilă în numai câteva iterații.

După determinarea costurilor de controlabilitate, sunt calculate costurile de observabilitate printr-un proces iterativ similar. Se pornește cu inițializarea $O(l)=\infty$ pentru fiecare linie l din circuit și cu inițializarea $O(LPE)=0$. În continuare, schimbările costurilor de observabilitate sunt propagate înapoi prin circuit, aplicând formulele obișnuite.

Alegerea defectelor țintă

Structura unui sistem de GT pentru circuite secvențiale folosind algoritmi de GT orientați pe defecte este similară unuia dedicat circuitelor combinaționale, exceptând faptul că în cazul de față este generată o secvență de test în locul unui singur vector de test pentru detecția unui defect. Pentru orice defect țintă GT pornește de la starea existentă la sfârșitul secvenței anterior generate.

Fiecare secvență generată este simulată pentru a se determina toate defectele pe care aceasta le detectează. Un co-produs important al acestei simulări a defectelor este acela că se determină deasemenea defectele nedetectate ale căror efecte s-au propagat la variabilele de stare. Această informație este folosită prin selecția unui astfel de defect ca ținta următoare; o astfel de alegere "oportuna" scutește efortul activării defectului și efortul propagării unei erori către o variabilă de stare.

Logica asociată semnalului de ceas și circuitele cu ceasuri multiple

Până acum s-a presupus ca toate bistabilele sunt direct acționate de aceeași linie de ceas liberă de defecte. Totuși, în practica, circuitele secvențiale pot avea linii de ceas multiple iar ceasurile se pot propaga printr-o logică (sub-circuit) în calea lor către bistabili.

Considerații privind complexitatea generării algoritmice a testelor pentru circuitele secvențiale

Generarea testelor pentru circuitele secvențiale este mult mai complexă comparativ cu problema similară pentru circuitele combinaționale, în principiu, pentru că atât justificarea liniilor cât și propagarea erorii implică cadre de timp multiple. În cazul cel mai defavorabil, numărul necesar de cadre de timp este o funcție exponențială de numărul de bistabili.

O proprietate structurală importantă a circuitelor secvențiale este prezența unor *cichuri*, unde un ciclu este o buclă cuprinzând un bistabil. Generarea testelor pentru un circuit secvențial fără

cicluri nu este mult mai dificilă decât cea pentru un circuit combinațional comparabil. Complexitatea unei generări de teste pentru circuite secvențiale cu cicluri este direct corelată cu structura sa ciclica, aceasta putând fi caracterizată prin:

- numărul de cicluri;
- numărul de bistabili dintr-un ciclu;
- numărul de cicluri în care este prins un bistabil (reflectă gradul de interacțiune dintre cicluri).

În general nu se poate aștepta ca generarea testelor pentru circuite secvențiale mari cu structură ciclică complexă, să fie fezabilă. Soluțiile practice se bazează pe o proiectare specifică care include tehnici de testabilitate. Astfel de tehnici transformă un circuit secvențial astfel încât testarea unui circuit secvențial se apropie mult de testarea unui circuit combinațional pe durata testării.

Circuitele secvențiale asincrone

GT pentru circuitele secvențiale asincrone este considerabil mult mai dificilă decât pentru circuitele secvențiale sincrone. Întâi, circuitele asincrone conțin adesea curse și sunt susceptibile la operării improprii cauzate de hazarduri. Apoi, pentru obținerea unui model rețea iterativa combinațională a circuitului, este necesar să se identifice toate liniile de reacție din respectivul circuit; acest lucru este o sarcină complexă de calculat. În fine, operarea corectă a circuitelor asincrone depinde adesea de întârzierile intenționat plasate prin circuit, dar nici unul dintre algoritmii de GT anterior discutați nu lua în calcul și întârzierile.

Se remarcă faptul că un circuit asincron poate să treacă printr-o secvență de stări ca răspuns la o schimbare a intrărilor. Se presupune ca valorile LPE sunt măsurate abia după atingerea stării stabile și se presupune deasemenea ca LPI nu își schimbă valorile înainte ca respectivul circuit să se fi stabilizat.

2. Generarea testelor bazată pe simulare pentru circuitele secvențiale

Principiul GT bazat pe simulare este explorarea spațiului vectorilor de intrare:

- Se generează și se simulează (cu defecte) vectorii de test;
- În baza rezultatelor obținute prin simulare, se evaluează vectorii de test;
- Se aleg cei mai "buni" vectori de test în raport cu anumite funcții de cost;

Inițial se pornește cu un vector arbitrar (sau specificat de utilizator). Vectorii de test sunt de regulă aleși dintre "*vecinii*" vectorului de intrare t , curent, adică vectori diferiți de t printr-un singur bit. Procesul de alegere este aleator, așa ca această metoda este oarecum similară generării aleatoare a testelor. Funcția cost depinde de obiectivele fazei curente a procesului de GT:

1. *Inițializarea*: aici obiectivul este aducerea tuturor bistabililor la valori binare. Funcția cost este numărul de bistabili aflați în stare necunoscută. (Această fază nu necesită simularea defectelor.)

2. *Generarea testelor pentru grupuri de defecte*: în această fază obiectivul este detectarea a cât mai multe defecte cu puțință, deci toate defectele nedetectate sunt simulate. Pentru fiecare defect activat i se calculează costul acestuia c_i ca fiind cea mai scurtă distanță dintre porțile din D -frontiera sa și LPE. Distanța este numărul ponderat de elemente de pe o cale, bistabilii având ponderi mai mari decât porțile. Costul c_i reprezintă o măsură a "cât de aproape este detectarea defectului i ". Funcția cost este suma costurilor c_i cu i din mulțimea indicilor unui subset ce conține defectele cu cele mai mici costuri.

3. *Generarea testului pentru defecte individuale*: se urmărește în această fază unul dintre defectele ramase nedetectate iar obiectivul este generarea unei secvențe de test care să-l detecteze. Funcția cost este o *măsură dinamică a testabilității*, aleasă să măsoare efortul suplimentar necesar să se detecteze defectul atunci când se pornește din starea curentă.

În toate cele trei faze, un "bun" vector de test va reduce costul. Pe durata fazei de inițializare, reducerea costului semnifică inițializarea mai multor bistabili. Atunci când costul devine zero, toți bistabilii au valori binare. În celelalte două faze, reducerea costului înseamnă aducerea unui grup de defecte sau a unui defect individual, aproape de detecție. În principiu, ar trebui să fie evaluați toți vectorii de test și să se aleagă acela ce conduce la prețul cel mai mic. (Într-un circuit cu n LPI, se pot obține n vectori de test prin schimbarea a câte un singur bit din vectorul curent.) În practică se poate aplica o strategie "greedy", care acceptă primul vector ce reduce costul. Rejectarea unui vector de test care nu reduce costul înseamnă restaurarea stării problemei (valori, liste de defecte etc.) corespunzătoare celei create de ultimul vector acceptat; acest proces este similar unei regresări, "backtracking". Uneori se poate întâmpla ca nici un vector de test să nu poată să reducă în continuare costul, ceea ce arată că procesul de căutare a atins un minimum local. În acest caz este necesar să se schimbe strategia, astfel: (1) se accepta un vector ce crește costul sau, (2) se generează un nou vector care diferă de cel curent prin mai mult decât un bit sau, (3) se trece la faza următoare.

Un avantaj important al GT bazate pe simulare este acela că se poate folosi același model al întârzierii ca și simulatorul de defecte. Se pot aborda astfel circuite asincrone. Deoarece componenta de baza este un simulator de defecte convențional, GT bazată pe simulare este mai ușor de implementat decât metodele ce utilizează modelul iterativ.

3 Generarea testelor folosind modele RTL

Generarea testelor descrise în paragrafele anterioare se aplica acelor modele de circuite ce sunt alcătuite din porți și bistabili. În general un proiectant sau un inginer de teste uzual percepe circuitul ca o interconectare de componente de nivel înalt, cum ar fi numărătoare, registre și multiplexoare. Cunoașterea modului cum operează aceste componente permite soluții simple și compacte pentru problemele de justificare a unor linii și pentru problemele de propagare a erorilor. Spre exemplu, justificarea unui 1 în bitul al doilea al unui numărător aflat curent în starea cu toți biții în 0, este făcută prin executarea a două operații de incrementare. În schimb un program ce lucrează cu un model structural de nivel coborât (în care numărătorul este interconectarea unor porți și bistabili) nu poate folosi acest tip de cunoaștere funcțională.

Principala motivație pentru modelele RTL este creșterea vitezei de GT pentru circuitele secvențiale simultan cu creșterea mărimii circuitelor ce pot fi procesate. O alta motivație este folosirea curentă a unor componente comerciale pentru care modelele la nivel de poartă nu sunt cunoscute, dar ale căror descrieri RTL sunt cunoscute sau pot fi ușor deduse din specificația lor funcțională.

4 Concluzii

GT eficientă pentru circuite mari este o problemă practică deosebit de importantă. Câteva dintre noile direcții de cercetare din acest domeniu implică suport hardware și tehnici de Inteligență Artificială (IA).

Suportul hardware pentru GT poate fi realizat prin arhitecturi speciale de calculatoare folosind tehnici de conductă (*pipeline*) sau prin arhitecturi multiprocesor de uz general. Arhitecturile multiprocesor pot folosi paralelismul disponibil propriu lor în anumite maniere specifice GT:

- *procesarea concurenta a defectelor*, unde fiecare procesor executa aceeași sarcina de GT dar pentru un subset separat al setului general al defectelor;
- *procesarea concurenta a deciziilor*, unde fiecare procesor explorează simultan ramuri diferite pornind din același nod al arborelui de decizie;
- *procesarea concurenta ghidata*, unde diferite procesoare țintesc același defect dar folosind funcții cost diferite pentru ghidare.

Tehnicile de IA sunt aplicate în GT ca o încercare de a emula trăsături, caracteristici, ale raționamentelor inginerilor experți în testare atunci când aceștia procedează la examinarea unei probleme de GT. Spre deosebire de un algoritm de generare automata a testelor, care este insensibil la funcționalitatea circuitului și urmărește numai o porțiune îngustă a structurii sale la un moment dat, un inginer expert în testare se bazează în special pe cunoașterea la nivel ridicat a comportamentului intenționat a circuitului și a componentelor sale și pornește de la un punct de vedere global asupra întregii structuri ierarhice din problema examinată. O altă diferență este abilitatea unui astfel de inginer în recunoașterea unei familii de probleme similare și capacitatea acestuia să tragă un avantaj din similaritatea lor prin găsirea unor procedee de soluționare comune; spre exemplu, aceeași secvență de control pentru încărcarea un registru poate fi repetată cu diferite date la momente arbitrare. Un algoritm de GT ar regenera în mod "mecanic" mereu aceeași secvență de control la fiecare moment când trebuiesc încărcate respectivele date în registru.

Față de un algoritm de GT, care explorează spațiul operațiilor posibile ale unui circuit, un inginer expert în testare cercetează în spațiul mult mai restrâns al operațiilor intenționate, adică: operațiile pentru care a fost proiectat circuitul să funcționeze. În acest sens exista sisteme (M. Shirley, P. Wu, R. Davis, și G. Robinson, 1987) ce folosesc cunoașterea comportamentului intenționat al unui circuit pentru reducerea domeniului de căutare al soluțiilor.

În loc să fie furnizată de utilizator, cunoașterea este realizată prin analiza trasării obținute pe parcursul *simulării simbolice* a circuitului. Un simulator simbolic, în plus de propagarea valorilor constante (lucru pe care-l face și un simulator obișnuit), propaga și variabile iar rezultatele sale sunt expresii ce descriu comportamentul circuitului pentru toate datele posibile reprezentate de variabilele respective. Spre exemplu, dacă X și Y sunt variabile atribuite intrărilor A și B ale unui sumator, atunci ieșirea sumatorului va fi expresia $X+Y$, și dacă $X=0$, atunci ieșirea va fi Y . Pe parcursul generării testelor, obiectivele căutate sunt comparate și "potrivite" cu trasările simulării simbolice. Astfel, dacă pentru sumator obiectivul este să se propage o eroare aflată la intrarea B , atunci soluția $A = 0$ va fi găsită printre trasările simulării simbolice care vor stoca deasemenea și evenimentele care au condus la $A = 0$; aceste evenimente sunt recuperate și reutilizate ca părți ale testului generat.

Tehnicile de GT au și alte aplicații în afara scopului inițial. Poate apare situația în care exista spre exemplu, doua circuite combinaționale ce se presupune ca implementează aceeași funcție. Sa presupunem ca, spre exemplu, circuitul C_1 este obținut cu o proiectare manuala și circuitul C_2 este obținut prin sinteza automata, amândouă pornind de la aceleași specificații. O situație similara poate fi, în același context, în care C_1 este un circuit existent iar C_2 este o reproiectare a circuitului C_1 folosind o tehnologie diferita. Se pune problema sa se compare cele doua circuite C_1 și C_2 .

Bineînțeles se pot simula circuitele C_1 și C_2 cu aceiași stimuli și se pot compara rezultatele, dar de regula procesele de simulare (din cauza volumului adesea foarte mare de vectori posibili de intrare) nu oferă o verificare completa. *Verificarea logică* poate compara automat cele două

circuite și dovedi fie că sunt implementarea aceleiași funcții, fie să genereze vectori ce cauzează rezultate diferite în cele două circuite. Abordarea de bază descrisă prima dată de J.P. Roth în 1977, constă din combinarea celor două circuite C_1 și C_2 într-un singur circuit compozit M și apoi aplicarea unui algoritm de justificare a unei valori 1 pe rând la fiecare LPE a circuitului M . Dacă justificarea se dovedește posibilă atunci vectorul generat aduce ieșirile corespunzătoare circuitelor C_1 și C_2 la valori diferite și în consecință cele două circuite nu realizează aceeași funcție; altfel nu există un astfel de vector și cele două LPE au aceeași funcție.