



UNIUNEA EUROPEANĂ



GUVERNUL ROMÂNIEI



Instrumente Structurale
2007-2013



Platformă de e-learning și curriculum e-content pentru învățământul superior tehnic

Proiectarea cu Microprocesoare

11. Sincronizarea cu logica externă

STAREA HALT, OPERAȚII CU \overline{LOCK} , SINCRONIZAREA EXTERNĂ CU AJUTORUL INTRĂRII \overline{TEST}

Starea HALT a microprocesorului

La execuția unei instrucțiuni HALT, microprocesorul 8086 va indica intrarea în starea HALT, oprire, în funcție de modul de lucru. În modul de lucru minim, 8086 va genera semnalul de eșantionare ALE fără nici-o comandă (\overline{RD} , \overline{WR} sau \overline{INTA}), figura 1.12. În modul maxim, procesorul generează starea HALT la ieșirile $\overline{S2}$, $\overline{S1}$ și $\overline{S0}$, §1.3.1.3 și figura 1.24, ALE fiind emis de controlorul de magistrală 8288. Starea HALT nu este părăsită decât la apariția unei întreruperi sau la inițializare. Microprocesorul nu va ieși din HALT la apariția unei cereri HOLD de preluare a magistralei. În ultima situație, 8086 va regenera starea HALT.

Operații de citire/modificare/scriere cu \overline{LOCK}

Activarea semnalului \overline{LOCK} se poate face cu ajutorul prefixului LOCK atunci când este necesară execuția consecutivă a două cicluri de magistrală. Această necesitate poate apărea la execuția unei instrucțiuni de interschimbare, XCHG, memorie/registru când procesorul trebuie să realizeze cu memoria o operație de citire/modificare/scriere, de exemplu a unui semafor, fără a fi perturbat. Semnalul \overline{LOCK} este pus pe "0" în ciclul de ceas următor celui în care UE decodifică codul-obiect al prefixului LOCK și este dezactivat, pus pe "1", la sfârșitul ultimului ciclu de magistrală aparținând instrucțiunii precedate de prefixul LOCK. Pe timpul cât \overline{LOCK} este activ, în modul maxim, cererile de preluare a magistralei de la intrările RQ/GT sunt memorate pentru a fi achitate după dezactivarea lui \overline{LOCK} .

Sincronizarea externă cu ajutorul intrării \overline{TEST}

Pentru legătura cu exteriorul, microprocesorul 8086 mai poate testa prin program starea intrării \overline{TEST} cu ajutorul instrucțiunii WAIT. Dacă instrucțiunea WAIT găsește intrarea \overline{TEST} inactivă, pe "1", procesorul intră în așteptare executând în mod repetitiv instrucțiunea WAIT. Pe durata execuției acestei instrucțiuni, microprocesorul e în starea pasivă și nu execută cicluri de magistrală. Ieșirea din starea de așteptare se face prin activarea, cel puțin 5 perioade de ceas, a intrării \overline{TEST} . Dacă în timpul așteptării, execuției instrucțiunii WAIT, apare o cerere HOLD toate ieșirile microprocesorului trec

în starea a treia. De asemenea, apariția unei cereri de întrerupere conduce la suspendarea așteptării, procesarea întreruperii și revenirea la execuția instrucțiunii de așteptare `WAIT`. Pentru a reveni la `WAIT` procesorul va mai extrage o dată după apariția întreruperii codul instrucțiunii `WAIT` pentru a putea memora în stivă adresa de revenire din rutina de serviciu a întreruperii.