

# PROIECTAREA UNEI STRUCTURI CU MICROPROCESOR

În acest capitol ne propunem să proiectăm o structură simplă cu microprocesor. Deoarece la ora actuală marea majoritate a sistemelor de pe piață (în special cea românească) au la bază familia Intel de procesoare, vom porni în analiza noastră de la microprocesorul 8086. Structura pe care o dezvoltăm în jurul acestui procesor, împreună cu resursele necesare funcționării ca modul independent, conține o serie de restricții de proiectare grupate sub forma unor specificații de proiectare. Structura proiectată are un pronunțat caracter didactic.

## 1.1. SPECIFICAȚIILE DE PROIECTARE

Specificațiile de proiectare ale structurii cu microprocesor sunt următoarele:

1. Unitatea centrală de prelucrare este organizată în jurul microprocesorului 8086/8088.
2. Unitatea centrală de prelucrare acceptă coprocesor matematic (în modul maxim).
3. Memoria principală este structurată din punct de vedere funcțional în:
  - Memorie RAM dinamică având capacitatea de 256/512 K, realizată cu capsule 64Kx1. Memoria RAM este prevăzută cu bit de paritate la nivel de octet.
  - Memorie EPROM având capacitatea de 8÷64K. Se constituie în trei bancuri: două pentru BIOS și unul pentru eventualele programe de test necesare depanării. Capsulele folosite vor fi 2716(2Kx8), 2732(4Kx8), 2764(8Kx8), 27128(16Kx8).
4. Interfața cu tastatura, care asigură o cuplare serială a tastaturii în condițiile în care logica de pe placa de bază transformă informația în paralel, furnizând către microprocesor informația paralelă de la tastatură. Interfața furnizează din punct de vedere logic coduri de scanare, unul la apăsarea tastei, iar celalalt la ridicarea tastei. Avantajul utilizării codurilor de scanare este că pe lângă informația "tastă apăsată/neapăsată" acestea dau implicit și informația privind durata apăsării tastei.
5. Interfața serială pentru comunicația asincronă.

6. Interfața paralelă.

7. Ceas de timp real. Structura conține șase contoare programabile realizate cu 8253, folosite astfel:

- Canalul 0 - generator de semnal pentru ceasul de timp al sistemului;
- Canalul 1 - cereri de ciclu DMA care să asigure ritmul pentru procesul de reîmprospătare a memoriei;
- Canalul 2 - generator de tonuri pentru difuzor;
- Canalul 3, 4 - semnale care asigură rata de transfer a interfeței seriale.

8. Sistemul de întreruperi organizat pe opt niveluri prioritare care folosește circuitul 8259A. Întreruperile externe mascabile sunt plasate pe spațiul 8÷15 al întreruperilor luate în considerare de microprocesor, iar pe spațiul 0÷7, întreruperile externe nemascabile.

9. Modulul de acces direct la memorie (DMA). Este realizat cu un circuit 8237, care conține 4 canale DMA, dintre care canalul 0 este folosit pentru reîmprospătarea memoriei dinamice, iar canalul 2 pentru cuplarea discului flexibil.

10. Interfața pentru discuri flexibile.

11. Magistrala de extensie pentru modulele suplimentare.

## 1.2. SCHEMA BLOC A SISTEMULUI

În figura 4.1 se prezintă schema bloc a microsistemului. Pentru a se evidenția modul de conectare a resurselor microsistemului am utilizat descrierea PMS a structurii.

Una din primele decizii de proiectare este dacă realizăm un microsistem nestandard sau unul pe care vom rula aplicații deja existente. Cu alte cuvinte, se pune problema dacă dorim să păstrăm compatibilitatea cu micro sistemele bazate pe microprocesorul 8086. Microprocesorul 8086 este un microprocesor cu magistrala de date pe 16 biți. Pentru a păstra compatibilitatea se impune conectarea tuturor resurselor la o singură magistrală de 8 biți. În acest fel se face și o economie de *buffer*-e, deoarece nu mai este necesară utilizarea unui *buffer* pentru fiecare interfață ci cu ajutorul a două *buffer*-e se conectează toate interfețele la magistrală. Această magistrală o numim magistrală locală (vezi figura 4.1). Acesta este motivul pentru care în descrierea structurii se utilizează magistrala locală  $LOCD_{0,7}$ .




Figura 4.1. Schema bloc a microsistemului

În figura 4.1 se observă unitățile de comandă  $K_c$ ,  $K_s$ ,  $K_e$ ,  $K_r$ ,  $K_p$ ,  $K_{arb}$ ,  $K_{DMA}$ ,  $K_{adc}$ ,  $K_F$  care asigură controlul primar al resurselor sistemului prin efectuarea următoarelor funcțiuni:

- generarea semnalelor de ceas pentru microprocesor și logica externă ( $K_C$ );
- sincronizarea acțiunilor microprocesorului cu cele ale modulelor exterioare ( $K_C$ );
- interpretarea ciclului microprocesorului și generarea semnalelor de comandă către resursele sistemului ( $K_S$ );
- rezolvarea conflictului de acces la magistrală între microprocesor și modulul DMA ( $K_{arb}$ );
- controlul resurselor CPU ce permit accesul la magistralele de adrese, date și comenzi ( $K_{adc}$ ).
- controlul accesului la memoria EPROM și memoria RAM ( $K_E$ ,  $K_R$ );
- controlul accesului interfețelor la magistrala locală ( $K_P$ );
- controlul modulului de acces direct la memorie ( $K_{DMA}$ );
- controlul interfaței de disc flexibil ( $K_F$ );

### 1.3. PROIECTAREA UNITĂȚII DE COMANDĂ

Unitatea de comandă asigură controlul primar al resurselor sistemului prin efectuarea următoarelor funcțiuni:

- generează semnalele de ceas pentru microprocesor și logica externă;
- sincronizează activitatea microprocesorului cu cea a modulelor externe;
- interpretează ciclul curent al microprocesorului și generează semnalele de comandă către resursele sistemului în vederea efectuării acestuia;
- rezolvă conflictul de acces la magistrala între unitatea centrală de prelucrare și modulul de acces direct la memorie;
- controlează resursele unității centrale de prelucrare ce permit accesul la magistrala de adrese, date și comenzi.

În vederea îndeplinirii funcțiilor prezentate anterior, unitatea de comandă conține următoarele unități funcționale:

- $K_c$  – logica pentru generarea ceasului și sincronizarea microprocesorului cu logica externă;
- $K_s$  – logica pentru generarea comenzilor pe magistrala sistemului;
- logica de control a accesului microprocesorului la magistrala sistemului;

- Karb – logica de arbitrare a accesului la magistrala între microprocesor și DMA.

### 1.3.1. LOGICA PENTRU GENERAREA CEASULUI, SINCRONIZAREA MICROPROCESORULUI CU LOGICA EXTERNĂ ȘI RESET – K<sub>C</sub>

Această unitate funcțională se proiectează utilizând circuitul 8284, conform recomandărilor Intel (vezi §1.4.4), și are ca scop:

- generarea semnalelor de tact pentru resursele sistemului;
- sincronizarea microprocesorului cu modulele externe, asincrone, care au un timp de răspuns mai lent decât acesta;
- generarea semnalului de RESET.

Semnalele de intrare / ieșire aferente acestei unități funcționale sunt prezentate în figura 4.2.




Figura 4.2. Logica pentru generarea ceasului, sincronizarea microprocesorului cu logica externă și RESET

### 1.3.1.1. Generarea semnalelor de tact

Modulul generează următoarele semnale de ceas:

**XOSC:** tact de referință, cu frecvența de 14, 31818 MHz stabilită de cristalul de cuarț conectat la intrările X1, X2. Acest semnal este amplificat, furnizând pe magistrala sistemului semnalul de ceas de referință sub numele OSC (B30). Perioada semnalului este de 70 ns cu un factor de umplere de 50%.

*Observație:* În structura propusă se utilizează ca tact de referință frecvența 14, 31818 Mhz deoarece s-a dorit păstrarea compatibilității cu sistemul IBM - XT. O modificare a acestei frecvențe conduce la incompatibilitate în ceea ce privește ceasul sistemului ce contorizează ora, minutul și secunda. Sistemul IBM - XT folosește frecvența de 14, 31818 MHz deoarece aceasta este de patru ori mai mare decât frecvența subpurtătoarei de cromaticitate a normei de televiziune NTSC care este de 3, 579545 MHz. Deci dacă s-ar utiliza un televizor color NTSC se poate obține ușor frecvența subpurtătoarei de cromaticitate. Frecvența tactului de referință este cea mai apropiată de  $3 \times 5$  MHz, care constituie frecvența maximă de lucru a microprocesoarelor 8086 din gama obișnuită, și este în același timp multiplul frecvenței de cromaticitate.

**CLK:** semnalul de ceas al sistemului. Are frecvența de 1/3 din cea a semnalului XOSC, adică 4,77 MHz. Perioada semnalului este de 210 ns cu un factor de umplere de 33%. Este amplificat și trimis pe magistrala de extensie a sistemului sub numele de CLOCK (B20). Este utilizat de următoarele resurse:

- microprocesorul 8086 și coprocesorul matematic 8087;
- logica de arbitraj a accesului la magistrala între microprocesor și circuitul DMA;
- modulul de acces direct la memorie.

**PCLK:** semnal de ceas pentru circuite periferice. Are frecvența de 1/6 din frecvența semnalului XOSC, respectiv 1/2 din frecvența semnalului CLK. Perioada semnalului este de 420 ns, cu un factor de umplere de 50%. Este amplificat și trimis pe magistrala de extensie a sistemului sub numele de BPCLK (B45). Este utilizat de următoarele resurse:

- interfețele seriale;
- interfața de tastatură;
- prin divizare cu doi, se utilizează de către număratoarele programabile (8253-5) și modulul de acces direct la memorie;

Relația între semnalele de ceas generate este prezentată în figura 4.3.




Fig. 4.3. Relația dintre semnalele de tact

### 1.3.1.2. Logica de RESET

Modulul generează și semnalul RESET necesar inițializării unor resurse ale sistemului. Semnalul RESET este utilizat de:

- microprocesorul 8086 și coprocesorul matematic 8087;
- modulul de acces direct la memorie și registrul de pagină DMA;
- logica de arbitrare a accesului la magistrala dintre microprocesor și DMA;
- logica pentru generarea întreruperii nemascabile;
- logica de divizare a ceasului pentru circuite periferice (PCLK), a cărei ieșire este utilizată de numărătorul programabil 8253 și modulul DMA;
- interfața de tastatură;
- interfața paralelă 8255-5;
- interfața serială.

Semnalul RESET este amplificat și furnizat pe magistrala de extensie a sistemului sub numele BRESET (B2), în vederea inițializării resurselor modulelor cuplate pe conectorii de extensie a sistemului.

Semnalul RESET se generează la punerea sub tensiune a sistemului (power-on reset) sau prin acționarea unui buton de reset aflat pe panoul frontal al calculatorului. La primirea semnalului RESET microprocesorul 8086 inițializează contorul program la zero, și registrul de segment (CS) cu valoarea 0FFFFH, ceea ce este echivalent cu începerea execuției programului BIOS din memoria permanentă EPROM începând cu adresa 0FFFF:0000H.

De notat faptul că în urma activării semnalului RESET pentru un interval de timp suficient de mare, se pierde conținutul memoriei interne RAM, deoarece memoria fiind de tip dinamic se perturbă procesul de reîmprospătare.

În figura 4.4 se prezintă schema de generare a semnalului de RESET.




Fig 4.4. Schema de generare a semnalului RESET

### 1.3.1.3. Logica de sincronizare

Pentru sincronizarea microprocesorului 8086 și a coprocesorului 8087 cu logica externă, în vederea introducerii unor stări de așteptare  $T_w$ , când anumite module externe nu pot furniza sau prelua datele în timp util, se generează de către acestea semnalul READY.

Dacă READY este zero se va introduce un număr întreg de stări de așteptare corespunzător cu durata acestuia (v. § 1.4.2.5 și 1.4.2.6).

Semnalul READY este generat pe baza semnalelor 84AEN1 și ASYRDY furnizate de logica de arbitraj a accesului la magistrala sistemului între microprocesor și DMA. Semnificația semnalelor care participă la generarea lui READY este următoarea:

$\overline{84AEN1}$ : este un semnal care indică care din modulele *master* ale sistemului, microprocesorul sau DMA, va controla magistrala.

Când  $\overline{84AEN1}$  este zero logic, microprocesorul 8086 va fi cel care furnizează adresele, datele și comenzile pe magistrala sistemului.

Când  $\overline{84AEN1}$  este unu logic, modulul de acces direct la memorie (DMA) va fi cel care furnizează adresele, datele și comenzile pe magistrala sistemului, microprocesorul 8086 trebuind să rămână într-o stare de așteptare iar *buffer*-ele de acces ale acestuia la magistrală să fie dezactivate.

ASYRDY: este un semnal prin care se face sincronizarea transferului de date între microprocesor și logica externă (memorie, *port*-uri de intrare/ieșire). În general, o operație de citire/scriere cu o memorie mai lentă (cu timp de acces mare) sau cu un *port* de intrare/ieșire necesită introducerea microprocesorului într-o stare de așteptare (unul sau mai mulți cicli de WAIT). Ieșirea din această stare se realizează în momentul în care logica respectivă (memorie sau *port* de intrare/ieșire) a efectuat operația în care era implicată. Logica externă trebuie să se sincronizeze cu microprocesorul prin generarea unui semnal de confirmare a încheierii operației (ASYRDY).

În cazul modulului de bază al structurii propuse, operațiile de citire din memoria EPROM (timp de acces maxim de circa 350÷450 ns) vor introduce o stare de așteptare WAIT.

De asemenea, s-a prevăzut posibilitatea ca interfețele de intrare/ieșire să introducă microprocesorul în starea de așteptare, pentru unul sau mai mulți cicli de WAIT. Interfețele de intrare/ieșire conectate pe magistrala de extensie a



sistemului furnizează un răspuns de terminare a operației curente. Răspunsul de la aceste interfețe este furnizat prin intermediul semnalului IOCHRDY care este disponibil și la conectorul de extensie (A10). Cu ajutorul semnalului de sincronizare IOCHRDY, logica de generare ASYRDY poate controla ieșirea READY prin intermediul circuitului 8284 astfel încât să se introducă un număr adecvat de stări de așteptare.

Semnalul ASYRDY1 se află în mod normal pe "1". În ciclurile de I/O logica din figura 4.5 introduce o stare de așteptare (WAIT). Semnalul IOCHRDY poate introduce un număr nedefinit de stări WAIT.




Figura 4.5. Logica de WAIT

### 1.3.2. LOGICA PENTRU GENERAREA COMENZILOR PE MAGISTRALA SISTEMULUI – $K_S$

Această unitate funcțională asigură generarea semnalelor de comandă necesare controlului resurselor unității centrale și a modulelor de extensie. Semnalele aferente acestei unități funcționale sunt prezentate în figura 4.6.

Această unitate funcțională are la bază circuitul 8288, care decodifică informația de stare  $\overline{S0:2}$  furnizată de microprocesorul 8086 și generează unele din semnalele de comandă ale magistralei sistemului.




Figura 4.6. Logica de generare comenzi

Semnalele de comandă generate, în corelație cu informația de stare furnizată de microprocesor, pentru a specifica ciclul mașină curent care se execută, sunt prezentate în tabelul 4.1 (v. și tabelul de la pag. 28).

Semnalele de comandă generate de către această unitate funcțională pot să fie dezactivate în momentul în care pe magistrala sistemului este activ un alt modul *master*. Dezactivarea comenzilor, corespunzătoare cu trecerea lor în starea de impedanță mare, se realizează pe baza semnalului de intrare  $\overline{8xAEN}$ . Acest semnal este generat de logica de arbitrare a accesului la magistrală și are aceeași semnificație cu  $\overline{84AEN1}$ , durata de acțiune a acestora fiind diferită.

Tabelul 4.1

$\overline{S2}$	$\overline{S1}$	$\overline{S0}$	
0	0	0	Recunoaștere intrerupere $\overline{INTA}$
0	0	1	$\overline{IOR}$
0	1	0	$\overline{IOW}$
0	1	1	HALT
1	0	0	$\overline{MEMR}$ fetch
1	0	1	$\overline{MEMR}$
1	1	0	$\overline{MEMW}$
1	1	1	pasiv

În funcție de acțiunea pe care o implică asupra resurselor sistemului, semnalele de comandă se împart în două categorii și anume:

- semnale de comandă caracteristice execuției ciclului mașină curent;
- semnale de control al fluxului de date și adrese.

Semnificația semnalelor din prima categorie este următoarea:

**$\overline{\text{MEMR}}$** : este un semnal care indică o operație de citire din memorie. Acest semnal este conectat atât la resursele modulului de bază cât și la magistrala de extensie a sistemului (B11). Este furnizat de ieșirea  $\overline{\text{MRDC}}$  a circuitului 8288 și conectat împreună cu semnalul  $\overline{\text{MEMR}}$  de la DMA, în vederea controlului operației de citire din memorie. Activarea unuia dintre aceste semnale este realizată de logica de arbitrare a accesului la magistrală în funcție de modulul care are acces la magistrală în acel moment. Asigură un *fan-out* de 17 unități logice de încărcare pentru magistrala sistemului.

**$\overline{\text{MEMW}}$** : este un semnal care indică o operație de scriere în memorie (ciclul mașină curent este de scriere în memorie). Acest semnal este conectat atât la resursele modulului de baza cât și la magistrala de extensie a sistemului (B12). Este generat de ieșirea  $\overline{\text{AMWC}}$  a circuitului 8288 și conectat împreună cu semnalul  $\overline{\text{MEMW}}$  de la DMA, în vederea controlului operației de scriere în memorie. S-a folosit comanda anticipată de scriere furnizată de 8288, pentru a preveni introducerea unei stări de așteptare care nu era necesară. În cazul în care s-ar fi utilizat  $\overline{\text{MWTC}}$  s-ar fi introdus în mod implicit o astfel de stare pentru operațiile de scriere în memorie deși nu era necesară. Activarea unuia dintre aceste semnale (furnizat de microprocesor sau de DMA), este realizată de logica de arbitrare a accesului la magistrală în funcție de modulul care are acces la magistrală în acel moment. Asigură un *fan-out* de 17 unități logice de încărcare pentru magistrala sistemului.

**$\overline{\text{IOR}}$** : este un semnal care indică o operație de citire de la un *port* de intrare (ciclul mașină curent este de citire de la un *port* de intrare). Acest semnal este conectat atât la resursele modulului de bază cât și la magistrala de extensie a sistemului (B14). Este generat de ieșirea  $\overline{\text{IORC}}$  a circuitului 8288 și conectat împreună cu semnalul  $\overline{\text{IOR}}$  de la DMA, în vederea controlului operației de citire *port* de intrare. Activarea unuia dintre aceste semnale este realizată de logica de arbitrare a accesului la magistrală în funcție de modulul care are acces la magistrală în acel moment. Asigură un *fan-out* de 17 unități logice de încărcare pentru magistrala sistemului.

**$\overline{\text{IOW}}$** : este un semnal care indică o operație de scriere la un *port* de ieșire (ciclul mașină curent este de scriere la un *port* de ieșire). Acest semnal este conectat atât la resursele modulului de bază cât și la magistrala de extensie

a sistemului (B13). Este generat de ieșirea  $\overline{AIOWC}$  a circuitului 8288 și este conectat împreună cu semnalul  $\overline{IOW}$  de la DMA, în vederea controlului operației de citire la un *port* de ieșire. S-a folosit comanda anticipată de scriere furnizată de 8288, pentru a preveni introducerea unei stări de așteptare care nu era necesară. În cazul în care s-ar fi utilizat  $\overline{IOWC}$  s-ar fi introdus în mod implicit o astfel de stare pentru operațiile de scriere la *port*-urile de ieșire deși nu era necesară. Activarea unuia dintre aceste semnale este realizată de logica de arbitraj a accesului la magistrală în funcție de modulul care are acces la magistrală în acel moment. Asigură un *fan-out* de 17 unități logice de încărcare pentru magistrala sistemului.

**INTA**: este un semnal prin care microprocesorul confirmă luarea în considerare a întreruperii lansate de către sistemul de întreruperi. Este generat în momentul acceptării unei întreruperi externe, pentru a cere sistemului de întreruperi 8259A să activeze pe magistrala de date codul nivelului de întrerupere cu cea mai mare prioritate dintre cele pentru care au apărut cereri de întrerupere. Acest semnal este asociat numai întreruperilor externe mascabile (INTR) controlate de către 8259A. Pentru întreruperile externe nemascabile (NMI) nu se generează semnalul INTA. Semnalul este conectat la magistrala de extensie a sistemului (B42).

Semnificația semnalelor din a doua categorie este următoarea:

**MCE**: este un semnal prin care se permite circuitului 8259A MASTER situat pe modulul de bază al sistemului să transmită codul de selecție pentru un circuit 8259A SLAVE, dispus pe una dintre plăcile de extensie nestandard. Ca efect circuitul 8259A SLAVE va transmite codul semnalului de întrerupere cu prioritatea cea mai mare dintre cele active și gestionate de acesta. Din punct de vedere hardware structura sistemului permite conectarea în cascadă a mai multor circuite 8259A, însă BIOS-ul nu tratează decât semnalele de întrerupere provenite de la circuitul 8259A MASTER. În cazul în care se utilizează module 8259A SLAVE trebuie să se încorporeze în nucleul sistemului de operare și procedurile pentru tratarea întreruperilor gestionate de către aceste circuite.

**ALE**: este un semnal furnizat de logica de generare comenzi la fiecare ciclu mașină și este utilizat pentru a încărca adresa furnizată de microprocesor în starea T1, în registrul de adrese. Pe tranziția din "1" în "0" va stroba adresele care sunt stabile pe magistrala comună de adrese și date AD0:AD15 a microprocesorului într-un registru de adrese. Pentru a furniza adresa pe magistrala sistemului imediat ce microprocesorul o generează pe magistrala sa deci înainte de momentul de preluare în registrul de adrese al sistemului este necesar să se utilizeze registre de tip transparent.

**DEN**: este un semnal care activează, prin intermediul logicii de control al accesului microprocesorului la magistrala sistemului, circuitele de interfațare la magistrala de date. Acest semnal indică momentele de timp când datele sunt

stabile pe magistrala microprocesorului pentru operațiile de ieșire (scriere) și când logica externă poate activa datele pe magistrală pentru a fi preluate de microprocesor în operațiile de intrare (citire).

**DT/ $\bar{R}$** : este un semnal prin care logica de generare comenzi stabilește, în funcție de codul mașină curent, sensul fluxului de date prin circuitele de interfațare la magistrala de date. Schema detaliată a logicii de generare comenzi pe magistrala sistemului este prezentată în figura 4.X.

### 1.3.3. LOGICA DE CONTROL AL ACCESULUI MICROPROCESORULUI LA MAGISTRALA SISTEMULUI

Această unitate funcțională are ca rol controlul registrului de adrese și a circuitului de interfațare cu magistrala de date astfel încât microprocesorul să fie conectat în mod corespunzător la magistrala sistemului. Semnalele asociate acestei unități funcționale sunt prezentate în figura 4.7.




Figura 4.7. Semnalele din logica de control a accesului la magistrală

Controlul accesului la magistrală va trebui să asigure conectarea microprocesorului 8086 la magistrala sistemului, în momentul în care acesta utilizează resursele sistemului (memorie, interfețe de intrare/ieșire) și să dezactiveze acest acces în perioada de timp când aceste resurse sunt sub controlul modulului DMA.

Semnalele generate de logica de control a accesului la magistrala împreună cu semnalele furnizate de logica de generare a comenzilor contribuie la realizarea următoarelor funcții:

- preluarea adreselor microprocesorului în registrul de adrese al sistemului (registru de tip transparent, cu ieșiri de tip trei stări - 74LS373);
- activarea / dezactivarea ieșirilor registrului de adrese în funcție de modulul care deține controlul magistralei, microprocesorul sau DMA;
- activarea / dezactivarea și stabilirea sensului circuitelor de interfațare la magistrala de date (circuite bidireționale cu ieșiri de tip trei stări – 8286 sau T4LS245) în vederea controlului fluxului de date;
- conectarea magistralei de date ce conține biții mai puțin semnificativi D0:7 la biții cei mai semnificativi D8:15 și invers (operația de *swapping*), în vederea asigurării cuplării unei magistrale locale pe 8 biți.

Această funcție (de *swapping*) este necesară pentru a permite construirea unei magistrale locale de date pe 8 biți, care să permită cuplarea circuitelor de interfață standard: 8259A, numărătoare programabile 8253-5, interfața paralelă 8255-5, etc. Aceste circuite de interfață sunt organizate pe 8 biți și este necesar ca ele să aibă porturi de intrare / ieșire atât la adrese pare cât și la adrese impare. În acest fel magistrala locală de date organizată pe 8 biți trebuie să poată fi conectată atât la biții D0:7 ai magistralei sistemului cât și la biții D8:15 în funcție de adresa portului de intrare / ieșire (adresă pară respectiv impară). Acest mecanism este realizat prin introducerea unui circuit bidirecțional cu ieșiri de tip trei stări care face conectarea între biții de date D0:7 și D8:15 sub controlul semnalelor  $\overline{1628E}$ , 1628D.

În vederea măririi testabilității sistemului, în scop didactic, s-a prevăzut o funcție de execuție liberă (freerun) a microprocesorului. Stabilirea regimului de execuție liberă este realizată prin poziționarea unui comutator DSW1 (2-15) pe poziția ON. Activarea regimului de execuție liberă activează permanent semnalul ASYRDY. Totodată, pe durata activă a semnalului DEN liniile AD1 și AD9 sunt forțate la zero. Ca urmare a acestor acțiuni, microprocesorul are semnalul READY activ și va citi la fiecare ciclu instrucțiune instrucțiunea STD - set direcție (cu codul 0FDH). După fiecare ciclu instrucțiune, microprocesorul incrementează contorul de instrucțiuni IP. În felul acesta liniile de adresă A1:15 evoluează în regim de numărare liniară. Această facilitate de depanare permite detectarea scurtcircuitelor între liniile de adrese A1:15 precum și întreruperile acestor linii.

Funcțiile logice ale semnalelor generate de către această unitate funcțională au următoarea exprimare analitică:

$$\overline{1628E} = \overline{INTA} + \overline{A_0} + \overline{S2.BHE}$$

$$1628D = \overline{MEMW} + \overline{IOR}$$

$$\overline{DATAHE} = \overline{DEN} + \overline{FREERUN}$$

$$\overline{DATALE} = \overline{DEN} + \overline{FREERUN} + 1628E$$

$$AD1 = \overline{DEN} + \overline{FREERUN}$$

$$AD9 = \overline{DEN} + \overline{FREERUN}$$




Figura 4.8. Logica pentru controlul accesului la magistrala sistemului

### 1.3.3.1. Controlul registrului de adresă

În stabilirea semnalului de comandă pentru registrul de adrese s-a ținut seama de funcțiile enumerate anterior. Astfel, ca semnal de încărcare în registrul de adrese s-a folosit ALE, figura 4.9, iar pentru activarea adreselor pe magistrala sistemului s-a folosit  $\overline{8xAEN}$ , semnal generat de logica de arbitrare a accesului la magistrala dintre microprocesor și DMA.




Figura 4.9. Relația dintre adresa furnizată de microprocesor AD0:15 și adresa pe magistrala sistemului

Registrul de adrese al sistemului s-a implementat cu circuite de tip transparent, cu ieșiri trei stări, 74LS373. S-a ales acest tip de circuit deoarece este necesar să se furnizeze adresa (celulei de memorie sau a *port*-ului de I/O)

pe magistrala sistemului imediat ce aceasta este generată de microprocesor. Deci pe durata cât  $ALE = 1$ , intrarea registrului de adrese este transferată la ieșirea acestuia (funcția de transparență) cu scopul ca logica externă care o utilizează să beneficieze imediat de adresa furnizată de microprocesor și nu abia în momentul în care este memorată în registru (când ALE trece din "1" în "0"), pentru a evita introducerea unei eventuale stări de așteptare. Adresa nu poate fi preluată pe frontul "0 - 1" al semnalului ALE deoarece nu este încă stabilizată. Ieșirile registrului de adrese sunt activate de semnalul  $\overline{8XAEN} = 0$ , microprocesorul fiind cel care furnizează adresa pe magistrala sistemului.

În cazul unui ciclu DMA microprocesorul este într-o stare de așteptare  $\overline{8XAEN} = 1$ , ieșirile registrului de adrese sunt dezactivate (stare de impedanță mare) adresa pe magistrala sistemului fiind furnizată de modulul de acces direct la memorie.

#### 1.3.3.2. Controlul circuitelor de interfațare la magistrala de date

Magistrala AD0:15 a microprocesorului este conectată la magistrala bidirecțională de date a sistemului D0:15 prin intermediul circuitelor de interfațare la magistrala de date - 8286 sau 74LS245.

Așa cum s-a menționat, semnalul FREERUN = 0 activ, stabilit în faza de depanare a sistemului dezactivează ambele circuite de interfațare la magistrală și forțează pe magistrala de date AD0:15 configurația 0FDFDH, prin intermediul unor circuite cu colectorul în gol, figura 4.8, ceea ce reprezintă codul instrucțiunii STD.

În funcție de ciclul mașină curent al microprocesorului trebuie activate circuitele de interfațare. Sensul de transfer al datelor este stabilit de logica de comandă prin intermediul semnalului DT/R.

Semnalele sunt specifice fiecăruia din circuitele de interfațare în funcție de modul în care se face citirea / scrierea datelor pe cuvânt sau octet și în funcție de ciclul mașină curent.

Reamintim că microprocesorul poate să transfere date cu memoria sau cu porturile de intrare / ieșire pe cuvânt (16 biți) sau octet (8 biți). Pentru a specifica modul de transfer al datelor, microprocesorul poziționează semnalele  $\overline{BHE}$  și A0 în felul următor (tabelul 4.2):



Tabelul 4.2

$\overline{\text{BHE}}$	ADR0	Tip date
0	0	Date pe cuvânt D0:15, de la adresă pară
0	1	Date pe octet D8:15, de la adresă impară
1	0	Date pe octet D0:7, de la adresă pară
1	1	Neutilizat

Circuitele de interfațare la magistrala de date asigură fluxul de date între microprocesor și:

- sistemul de întreruperi;
- *port*-urile de intrare/ieșire;
- memorie.

### 1.3.3.3. Ciclul de recunoaștere a întreruperii

În cadrul unui ciclu de recunoaștere a întreruperii este necesar să se activeze partea mai puțin semnificativă a circuitului de interfață, biții D0:7, pentru a se permite vectorului de întrerupere furnizat de circuitul 8259A să ajungă pe magistrala microprocesorului în vederea ajungerii la celula capcană care face legătura cu rutina de tratare a întreruperii ce urmează să fie tratată.

În cadrul unui ciclu de recunoaștere a întreruperii  $\overline{\text{INTA}}=0$  și indiferent de celelalte semnale ( $\overline{\text{S2}}=x$ ,  $\overline{\text{BHE}}=x$ ,  $A_0=x$ ) sunt activate ambele circuite de interfațare la magistrala de date, însă vectorul de întrerupere va circula numai prin circuitul D0:7, figura 4.10.

*Observație:* circuitele de interfațare nehașurate sunt active, iar cele hașurate sunt inactive având ieșirile în starea de impedanță mare.





Figura 4.10. Transferul vectorului de întrerupere

În cazul în care ciclul curent nu este un ciclu de recunoaștere a unei întreruperi, fluxul de date este controlat de semnalele specifice.

### 1.3.3.4. Ciclul de transfer de date


Pentru un ciclu de transfer de date cu un *port* de intrare/ieșire  $\overline{S2} = 0$ , respectiv cu memoria  $\overline{S2} = 1$ , controlul circuitelor de interfațare la magistrala de date se face ca în figura 4.11 respectiv 4.12.



$\overline{\text{DATAHE}} = 0$                        $\overline{\text{BHE}} = 0$   
 $\overline{\text{DATALE}} = 0$                        $\overline{\text{ADR0}} = 0$

$\overline{1628E} = 1$  (inactiv)


a) Transferul datelor de intrare/ieșire pe 16 biți



$\overline{\text{DATAHE}} = 0$                        $\overline{\text{BHE}} = 0$   
 $\overline{\text{DATALE}} = 1$  (inactiv)               $\overline{\text{ADR0}} = 1$


$\overline{1628E} = 0$

b) Transferul datelor de intrare/ieșire pe 8 biți pe magistrala D8:15



$\overline{\text{DATAHE}} = 0$                        $\overline{\text{BHE}} = 1$   
 $\overline{\text{DATALE}} = 0$                        $\text{ADR0} = 0$   
 $\overline{1628E} = 1$  (inactiv)


c) Transferul datelor de intrare/ieșire pe 8 biți pe magistrala D0:7



$\overline{\text{DATAHE}} = 0$                        $\overline{\text{BHE}} = 1$   
 $\overline{\text{DATALE}} = 1$  (inactiv)         $\text{ADR0} = 1$   
 $\overline{1628E} = 0$


d) Transferul datelor de intrare/ieșire pe 8 biți (controlat de alt master)

Fig. 4.11. Ciclul de transfer de date de intrare/ieșire




$\overline{\text{DATAHE}} = 0$                        $\overline{\text{BHE}} = 0$   
 $\overline{\text{DATALE}} = 0$                        $\text{ADR0} = 0$   
 $\overline{1628E} = 1$  (inactiv)

a) Transferul datelor cu memoria pe 16 biți




$\overline{\text{DATAHE}} = 0$                        $\overline{\text{BHE}} = 0$   
 $\overline{\text{DATALE}} = 0$                        $\text{ADR0} = 1$   
 $\overline{1628E} = 1$  (inactiv)

b) Transferul datelor cu memoria pe 8 biți pe magistrala D8:15



$\overline{\text{DATAHE}} = 0$                        $\overline{\text{BHE}} = 1$   
 $\overline{\text{DATALE}} = 0$                        $\text{ADR0} = 0$   
 $\overline{1628E} = 1$  (inactiv)

c) Transferul datelor cu memoria pe 8 biți pe magistrala D0:7



$\overline{\text{DATAHE}} = 0$                        $\overline{\text{BHE}} = 1$   
 $\overline{\text{DATALE}} = 1$  (inactiv)               $\text{ADR0} = 1$   
 $\overline{1628E} = 0$

d) Transferul datelor cu memoria pe 8 biți (controlat de alt master)

Fig. 4.12. Ciclul de transfer de date cu memoria

Structura propusă poate avea o structură reconfigurabilă pe 8 sau 16 biți în funcție de microprocesorul care se utilizează, 8088 sau 8086. În configurația standard structura propusă se proiectează cu microprocesorul 8086, magistrala sistemului fiind organizată pe 16 biți.

Schimbarea microprocesorului 8086 cu 8088 este posibilă deoarece cele două microprocesoare sunt compatibile la nivel de conexiuni și la nivel de set de instrucțiuni numai că microprocesorul 8086 comunică cu exteriorul printr-o magistrală de date de 16 biți iar 8088 comunică cu exteriorul printr-o magistrală de 8 biți.

Microprocesorul 8088 execută operațiile de transfer pe cuvânt, cu memoria sau *port*-urile de intrare/ieșire, întotdeauna în două cicluri mașină, pe când 8086 le execută într-un singur ciclu mașină dacă cuvântul se află la adresă pară, respectiv în două cicluri mașină dacă cuvântul se află la adresă impară.

#### 1.3.4. LOGICA DE ARBITRARE A ACCESULUI LA MAGISTRALA SISTEMULUI ÎNTRE MICROPROCESOR ȘI MODULUL DE ACCES DIRECT LA MEMORIE

Această unitate funcțională are rolul de a realiza excluderea mutuală a modulelor MASTER aflate pe placa de bază care doresc accesul la magistrala sistemului. Magistrala sistemului este o resursă unică, multiplexată în timp, care trebuie atribuită unui singur modul la un moment dat.

Controlul adreselor, datelor și comenzilor pe magistrala sistemului se poate realiza de către microprocesorul 8086, modulul de acces direct la memorie și cu anumite rezerve sau precauții speciale de către un modul *master* nestandard cuplat pe magistrala de extensie.

Pentru a nu apărea conflict, în ceea ce privește accesul la această resursă unică, s-a proiectat o logică de arbitrare a accesului la magistrala sistemului. Această unitate funcțională rezolvă conflictul între două cereri simultane de la microprocesor și DMA și permite accesul unui eventual modul *master* cuplat pe magistrala de extensie.

În cazul unor cereri simultane de acces la magistrală se dă prioritate modulului DMA. Semnalele de intrare/ieșire aferente acestei unități funcționale sunt prezentate în figura 4.13.




Figura 4.13. Semnalele de intrare/ieșire pentru logica de arbitrare acces magistrală

Pentru a putea explica mai bine logica de arbitrare a accesului la magistrala sistemului este necesar să reamintim evoluția unui ciclu mașină al microprocesorului și a unui ciclu DMA, urmând să descriem interacțiunea între aceste cicluri. Reamintim acțiunile efectuate de microprocesor și DMA în ciclul mașină.

#### 1.3.4.1. Ciclul mașină procesor

Un ciclu mașină din cadrul ciclului instrucțiune se desfășoară în mod normal pe durata a patru stări mașină T1, T2, T3 și T4, vezi și §1.4.1, (nu s-a luat în considerare cazul în care logica externă nu răspunde în timp util și se introduce un număr întreg de stări de așteptare  $T_w$  între starea T3 și T4).

În starea T1 microprocesorul furnizează adresa, ce va fi păstrată într-un registru de adrese pe toată durata ciclului curent, și se generează informația de stare pe liniile  $\overline{S0:2}$  care va specifica natura ciclului mașină curent. Identificarea ciclului mașină curent se realizează de către logica de generare comenzi, în speță de către circuitul 8288.

Starea T2 este o stare în care se comută direcția magistralei microprocesorului în vederea efectuării operațiilor de citire date. În stările T3 și T4 are loc transferul datelor pe magistrala sistemului. Dacă memoria sau interfețele de intrare / ieșire nu pot să furnizeze sau să preia datele în timp util, prin intermediul logicii de sincronizare, vor introduce microprocesorul într-o stare de așteptare  $T_w$  care va dura un număr întreg de perioade de tact. Starea de așteptare este introdusă între T3 și T4. Terminarea unui ciclu mașină este indicat prin trecerea liniilor de stare  $\overline{S0:2}$  în starea pasivă (1, 1, 1). Trecerea în

starea activă a liniilor de stare  $\overline{S0:2}$ , are loc în timpul stării T4, ceea ce este echivalent cu începutul unui ciclu de acces la magistrală. Trecerea în starea pasivă are loc spre sfârșitul stării T3 sau a ultimului ciclu de așteptare  $T_w$ , ceea ce reprezintă sfârșitul ciclului de acces la magistrală.

#### 1.3.4.2. Ciclul mașină efectuat de modulul de acces direct la memorie

Un ciclu DMA de acces la magistrală se desfășoară în mod normal pe durata a patru stări S1, S2, S3, S4. Durata unei stări este egală cu durata unei perioade de ceas. Aceste stări sunt precedate de două stări SI și SO.

În starea SI se așteaptă lansarea unei cereri, din partea interfețelor de intrare/ieșire, pentru un transfer de date, DRQi.

Ciclul DMA propriu-zis începe în momentul când s-a primit o cerere de transfer. În acest moment modulul DMA, trece în starea SO și lansează o cerere de acces la magistrală, DMAHRQ. Ramâne în această stare până când primește răspuns de acceptare a cererii de la logica de arbitrare, până la activarea de către aceasta a semnalului DMAHLDACK. Se trece în starea S1 în care se începe accesul la resursele sistemului prin furnizarea adresei după care se trece în starea S2 în care se activează comenzile specifice ciclului curent și se lansează răspunsul DACKi de confirmare a luării în considerare a cererii DRQi. Comenzile de scriere IOW / MEMW se mențin active și pe durata stării S3 în care se analizează dacă resursele cu care este cuplat modulul DMA răspund la operațiile inițiate. În cazul în care operația din ciclul curent nu se poate efectua în timpul stării S3, resursa externă implicată în transfer nefurnizând semnalul DMARDY se intră într-o stare de așteptare  $S_w$ . În cazul în care s-a terminat operația în curs de execuție se trece în starea S4 în care se anulează comenzile și se indică terminarea ciclului DMA curent prin anularea DACKi.

Organigrama generală de efectuare a unui ciclu DMA este prezentată în figura 4.14.




Figura 4.14. Automatul pentru arbitrarea accesului modulului de acces direct la memorie

### 1.3.4.3. Logica de arbitrare

Logica de arbitrare a accesului la magistrala sistemului prezentată în figura 4.15 reprezintă un arbitru simplu care izolează microprocesorul de la magistrală când modulul de acces direct la memorie (DMA) face cerere de acces în vederea preluării controlului magistralei sistemului.

Dacă modulul DMA primește o cerere de transfer din partea unei interfețe de I/E ( $\overline{DRQ}_i$ ) și canalul DMA respectiv a fost programat în faza de



inițializare, modulul de acces direct la memorie va face o cerere către arbitrul de magistrală activând semnalul DMAHRQ.

Acest semnal, DMAHRQ, prin care DMA face cerere de acces la magistrală este furnizat și pe magistrala sistemului (B44) reprezentând o informație de stare pentru modulele de extensie, în special pentru eventualele module MASTER.

În urma activării semnalului DMAHRQ, modulul DMA intră în starea SO și rămâne în această stare până când primește DMAHLDACK de la arbitrul de magistrală prin care se confirmă acordarea accesului la magistrala sistemului.

Cererea de acces la magistrală DMAHRQ este luată în considerare de către logica de arbitrare numai când:

- microprocesorul este într-o stare pasivă ( $\overline{S0-2} = 1, 1, 1$ );
- semnalul  $\overline{LOCK}$ , generat de microprocesor, este inactiv;
- semnalul  $\overline{EHRQ}$ , de pe magistrala sistemului este inactiv.

În cazul în care sunt îndeplinite toate condițiile ca modulul DMA să primească accesul la magistrală, se dezactivează semnalele:  $\overline{84AEN1}$ ,  $\overline{8xAEN}$  ceea ce implică:

- logica de sincronizare introduce microprocesorul într-o stare de așteptare pe toată durata efectuării ciclului DMA;
- logica de generare comenzi dezactivează comenzile de pe magistrala sistemului;
- logica de control al accesului la magistrală dezactivează circuitele de interfațare la magistrala de date și ieșirile registrului de adrese.

Aceste acțiuni izolează microprocesorul de magistrala sistemului pe toată durata ciclului DMA și permite modulului de acces la memorie să preia controlul magistralei.

Confirmarea faptului că DMA poate începe ciclul de transfer este specificată prin activarea semnalului DMAHLDACK. Acest semnal poate fi activat numai dacă pe magistrala sistemului se permite acest lucru adică  $\overline{EHACK}$  (B43) este inactiv.

După o perioadă de timp se activează DMAEN care permite:

- accesul adreselor furnizate de modulul DMA la magistrala sistemului;
- activarea comenzilor furnizate de DMA pe magistrala sistemului.




Figura 4.15. Logica de arbitrare a accesului la magistrala sistemului

Logica de arbitrare generează pe magistrala sistemului semnalul AEN (A11) prin care se informează modulele de extensie cine controlează magistrala de adrese, date și comenzi.

Astfel, dacă  $\begin{cases} \overline{AEN}=0, \text{ magistrala sistemului este controlată de microprocesor} \\ \overline{AEN}=1, \text{ magistrala sistemului este controlată de modulul DMA} \end{cases}$

La terminarea unui ciclu de transfer curent, logica de arbitrare va izola modulul DMA de magistrala sistemului prin dezactivarea semnalelor DMAHOLDACK și DMAEN și va permite accesul microprocesorului la magistrală prin activarea semnalului AxAEN.

Microprocesorul, după activarea sa pe magistrală, mai stă două perioade în starea de așteptare datorită semnalului 84AEN1.

De menționat faptul că după ce AEN devine inactiv, circuitele de interfață la magistrala de date permit accesul microprocesorului iar registrul de adrese asociat acestuia este activat însă logica de comandă, în speță 8288, nu va activa comenzile decât după 105÷275 ns după activarea sa. Acest lucru se

realizează prin întârzierea cu două perioade de tact a activării semnalului 84AEN1 (de la 8484) față de activarea semnalului 8xAEN (de la 8288).

Dacă microprocesorul era în stare de așteptare, în cursul ciclului curent, când a venit o cerere de DMA, 84AEN1 poate permite imediat continuarea ciclului întrerupt de transferul DMA. În cazul în care microprocesorul era în timpul executării unui ciclu curent (fără să fi fost în stare de așteptare) 84AEN1 va trebui să fie întârziat pentru a furniza timp de acces echivalent cu un ciclu de magistrală normal.

Cererea de acces DMAHRQ devine inactivă după fiecare octet transferat permițând cel puțin un ciclu mașină microprocesor între două transferuri succesive DMA. De menționat că modulul MASTER cu care microprocesorul își dispută accesul la magistrală nu va câștiga controlul magistralei în nici unul din următoarele cazuri:

- 8086 este în timpul unui ciclu de magistrală curent;
- 8086 este în timpul ciclului de instrucțiune prefixat cu LOCK;
- 8086 este în ciclul de continuare al unei întreruperi.

Semnalul LOCK de la 8086 este activ între ciclurile INTA garantând menținerea controlului magistralei de către microprocesor.

#### 1.4. MEMORIA EPROM

Pe modulul de bază al structurii ce se va proiecta s-a prevăzut posibilitatea cuplării unei memorii permanente EPROM de capacitate între 12K octeți și 64K octeți. De fapt s-au prevăzut 6 socluri de 28 de pini care permit cuplarea unui număr de 6 capsule de memorie EPROM. S-a ales această organizare pentru scop didactic.

În funcție de tipul de memorie EPROM folosit se realizează capacitatea memoriei astfel:

Tip memorie	Capacitate	Spațiu de adresare
2716 (2K x 8)	12K	0FD000H - 0FFFFFFH
2732 (4K x 8)	24K	0FA000H - 0FFFFFFH
2764 (8k x 8)	48K	0F4000H - 0FFFFFFH
27128 (16K x 8)	64K	0F0000H - 0FFFFFFH

Pentru a introduce diferite tipuri de EPROM - uri în soclurile prevăzute pe modulul de bază este necesar să se prevadă un mecanism hardware de comutare a adresei astfel încât să se asigure liniile de adrese corespunzătoare capsulei de memorie.

Având în vedere spațiul de adresare în care este plasată memoria EPROM rezultă urmatorul tabel de utilizare a liniilor de adresă:

Tip memorie	A19	A18	A17	A16	A15	A14	A13	A12	A11 - A1
2716	1	1	1	1	x	x	selecție capsulă		Adresă pt. capsulă
2732	1	1	1	1	x	selecție capsulă		Adresă pt. capsulă	
2764	1	1	1	1	selecție capsulă		Adresă pt. capsulă		
27128	1	1	1	1	sel. capsulă		Adresă pt. capsulă		

Se observă că în cazul utilizării memoriei 2716 sau 2732, biții de adresă ADR15:14 respectiv ADR15 nu sunt utilizați, ceea ce conduce la faptul că informația din memoria EPROM se regăsește în mai multe spații de adresare.

Astfel memoria EPROM realizată cu capsule 2716 poate să fie adresată în spațiul:

0FD000H - 0FFFFFFH sau

0F1000H - 0F3FFFH

0F5000H - 0F7FFFH

0F9000H - 0FBFFFH

iar când este realizată cu capsule 2732 poate să fie adresată în spațiile:

0FA000H - 0FFFFFFH sau

0F2000H - 0F7FFFH

De asemenea, se observă că în cazul utilizării memoriei 27128, la decodificatorul de adresare participă numai linia ADR15 ceea ce conduce la posibilitatea de adresare numai a 4 circuite din cele 6.

Pentru implementarea în memoria EPROM a unui set de programe de depanare selectabile prin intermediul unor comutatoare, trebuie să se prevadă o posibilitate hardware de interschimbare a unor zone de memorie (din punct de vedere al adresabilității). Este necesar ca fiecare program de depanare (de lungime maximă 256 octeți) aflat fizic în zona de memorie 0FD000H - 0FDFFFH, indiferent de tipul de memorie utilizat, în momentul selectării pentru execuție să fie văzut de către microprocesor în spațiul 0FFF00H - 0FFFFFFH. Acest lucru este necesar pentru a putea fi lansat direct în execuție în momentul pornirii sistemului.

În cele ce urmează se prezintă modul de implementare a memoriei EPROM pentru structura proiectată.

#### 1.4.1. SCHEMA BLOC A MEMORIEI EPROM

Având în vedere cele precizate anterior rezultă următoarea schemă bloc pentru memoria EPROM a structurii propuse.




Figura 4.16. Schema bloc a memoriei EPROM

#### 1.4.2. LOGICA DE GENERARE ADRESE

Are scopul de a asigura, pentru decodificatorul spațiului de adrese, liniile de adrese corespunzătoare tipului de memorie utilizat. Constă dintr-o schemă de multiplexare ca în figura 4.17.




Figura 4.17. Logica de generare adrese

În funcție de *strap*-urile S36, S37 se asigură următoarele adrese pentru decodificarea spațiului de adrese.

S36	S37	Tip memorie	Intrare B	Intrare A
da	da	2716	A <sub>13</sub>	A <sub>12</sub>
da	nu	2732	A <sub>14</sub>	A <sub>13</sub>
nu	da	2764	A <sub>15</sub>	A <sub>14</sub>
nu	nu	27128	1	A <sub>15</sub>

#### 1.4.3. LOGICA DE DECODIFICARE

Asigură selecția celor trei subspații de memorie prin generarea semnalelor de selecție:

$$\overline{CS}_j = DCD_{j+1}(A_{i+1}, A_i) + \overline{ROMSEL}$$

$$\overline{ROMSEL} = \overline{ROMINH} \cdot A_{19} \cdot A_{18} \cdot A_{17} \cdot A_{16}$$

unde  $j=0, 1, 2$  pentru memoriile de tipul: 2716, 2732, 2764

$j=1, 2$  pentru memoriile de tipul 27128

respectiv

$i = 12$  pentru memoriile de tipul 2716

$i = 13$  pentru memoriile de tipul 2732

$i = 14$  pentru memoriile de tipul 2764

$i = 15$  pentru memoriile de tipul 27128

$\overline{CS}_i$  - reprezintă semnalele de selectare ale circuitelor de memorie corespunzătoare

$\overline{ROMINH}$  - este un semnal de pe magistrala de extensie a sistemului care poate inhiba memoria EPROM.

Dacă  $\overline{ROMINH} = 0$  memoria EPROM de pe modulul de bază este inhibată, nu poate fi adresată de către microprocesor,  $\overline{ROMINH} = 1$  memoria EPROM de pe modulul de bază este accesibilă microprocesorului.

$\overline{ROMSEL}$  - este un semnal care este activ în momentul în care memoria EPROM nu este inhibată și liniile de adresă specifică o locație din spațiul alocat memoriei EPROM.

Pentru memoria de tip 27128 se consideră  $A_{16} = 1$  ca intrare în decodificator, deoarece se utilizează numai 64K. În acest caz numai  $CS_1$  și  $CS_2$  pot să fie active. Deci programul din memoria permanentă trebuie să fie plasat numai în 4 din cele 6 circuite de memorie.

#### 1.4.4. LOGICA DE GENERARE *BUFFER*-E ACCES PE MAGISTRALĂ

Rolul acestei scheme logice este de a asigura activarea pe magistrala de date a informațiilor citite din memoria EPROM.

Citirea se poate face pe 16 biți sau 8 biți în funcție de ciclul mașină curent, pe baza valorilor semnalelor  $\overline{BHE}$  și  $A_0$ .

$\overline{ROMHBE} = \overline{ROMSEL} + \overline{HIGHBE}$  - activare *buffer* date D8:15

$\overline{ROMLBE} = \overline{ROMSEL} + A_0$  - activare *buffer* date D0:7

$\overline{HIGHBE} = \overline{BHE} \cdot A_0$

*Buffer*-ele de date sunt orientate dinspre memorie spre magistrala de date de către semnalul MEMR.

Schema detaliată de implementare a memoriei EPROM este prezentată în figura 4.18.




Figura 4.18. Schema detaliată a memoriei EPROM

#### 1.4.5. LOGICA DE MODIFICARE A SPAȚIULUI DE ADRESARE.

Așa cum s-a prezentat fiecare dintre programele de depanare trebuie să fie lansate în execuție la punerea sub tensiune a sistemului după ce în prealabil a fost selectat cu ajutorul unor comutatoare.

Pentru aceasta fiecare program de depanare, în momentul selecției sale trebuie să fie văzut de către microprocesor în ultimii 256 de octeți ai spațiului de adresare de 1Mo, adică în zona 0FFF00H - 0FFFFFFH.

Modificarea spațiului de adresare trebuie făcută ca în figura 4.19.




Figura 4.19. Modificarea spațiului de adresare

Comutarea acestor două zone de memorie se realizează prin modificarea bitului de adresă  $A_{13}$  utilizat de logica de decodificare astfel:

$$ADR_{13} = A_{13} \oplus DSW1_7$$

După ce s-au comutat aceste două zone de memorie, de 4K octeți este necesar ca subzone de 256 octeți să fie translatare în spațiul 0FFF00H – 0FFFFFFH.

Această translatare se face cu ajutorul comutatoarelor de selecție a programelor de test: DSW1 modificând liniile de adrese care ajung la circuitele de memorie în modul următor:

$$ADR_i = A_{i+1} \text{ pentru } 0 \leq i \leq 6, i=13;$$

$$ADR_i = A_{i+1} \oplus DSW1_{i-4} \text{ pentru } 7 \leq i \leq 10$$

$$ADR_{12} = A_{13} \oplus DSW1_7$$

unde  $A_i$  - sunt liniile de adrese de pe magistrala sistemului,



$ADR_i$  - sunt liniile de adrese ale circuitelor de memorie,

$DSW_i$  – comutator de pe placa de bază (“on” reprezintă 1 logic, “off” reprezintă 0 logic).

Modul în care se translatează programele de depanare ca să ajungă în ultima zonă de 256 de octeți este prezentat în figura 4.20.




Figura 4.20. Modul de traducere a programelor de depanare în memoria sistemului

### 1.5. MEMORIA RAM

Restricțiile de proiectare în cazul memoriei RAM sunt:

- capacitatea memoriei RAM este de 256K, realizată cu memoria dinamică de 64Kx1(4164);
- dispune de bit de paritate la nivel de octet  $2x(8+1)$ ;
- se proiectează o logică ce verifică paritatea la citirea din memorie și înscrie bitul de paritate BP la o operațiune de scriere în memorie;
- memoria RAM se mapează la adresa de început a spațiului de adresare al microprocesorului.

Utilizarea memoriei RAM dinamice prezintă niște particularități derivate din tehnologia de realizare. Se consideră că memoria este organizată intern sub formă matriceală. Pentru a scrie un bit, trebuie să dăm adresa de linie apoi adresa de coloană ca în figura 4.21.




Figura 4.21. Funcționarea memorie RAM dinamice

Se observă că atunci când semnalul RAS este activ liniile de adresă se interpretează ca adrese de linie, iar atunci când CAS este activ liniile de adresă se interpretează ca adrese de coloană.

O altă particularitate în utilizarea memoriei RAM dinamice este asigurarea operației de reîmprospătare (REFRESH). Aceasta presupune citirea cel puțin a unui bit de pe o linie cu o anumită frecvență. La citirea unui bit se face reîmprospătarea întregii linii. În caz contrar conținutul memoriei se pierde.

Reîmprospătarea trebuie făcută la cel mult 2ms. Pentru realizarea operației de reîmprospătare este suficientă activarea semnalului RAS. Pentru o memorie realizată cu cipuri de 16K(4Kx1) reîmprospătarea se realizează la un interval de  $2\text{ms}/128=15\text{microsecunde}$ . Adresele de reîmprospătare se realizează cu ajutorul unui registru numărator de adrese, incrementat modulo 128, din 15 în 15 microsecunde (perioadă dată de un timer).

Reîmprospătarea se poate realiza în mai multe moduri:

- cu ajutorul unei logici proprii;

- folosind un circuit specializat INTEL;
- folosirea unui canal DMA;
- folosind un canal DMA-timer asociat care generează o cerere către DMA din 15 în 15 microsecunde.

Pentru realizarea unei capacități de memorare de 64Kocteți, folosim 8 capsule, cuplate ca în figura 4.22.




Figura 4.22. Cuplarea capsulelor de memorie RAM dinamica pentru a realiza cuvinte de 8 biți.

În componența lui RAS, CAS, vor intra biți de adrese pentru selecția bancului de memorie (LO sau HI) selectați cu A17. Citirea se poate face pe 16 biți, scrierea nu se poate face decât pe 8 biți (pe magistrala HI sau pe magistrala LO). Semnalul de scriere WRITE se activează numai la blocul selectat efectiv, cu RAS, CAS,

Un caz particular în care această funcționalitate este necesară ar fi atunci când accesul la memoria RAM este realizat de un dispozitiv periferic care funcționează pe 8 biți, cum ar fi modulul de acces direct la memorie.

Pentru aceste cazuri se realizează un bit de adresă  $A_8^*$  -A<sub>8</sub> sau A<sub>0</sub>.

Dacă A<sub>8</sub>- microprocesorul controlează memoria.

Dacă A<sub>0</sub>- DMA-ul controlează memoria.

Dacă  $\overline{DACK_0} = 0$  atunci accesul se face de către modulul de acces la memorie și se utilizează A<sub>0</sub>.

Dacă  $\overline{\text{DACK}}_0 = 1$  atunci accesul se face de către microprocesor și se utilizează  $A_8$ , figura 4.23.




Figura 4.23. Generarea semnalului  $\text{ADR}_8^*$

În figura 4.24 se prezintă schema bloc pentru cuplarea memoriei RAM dinamice. Se observă că selecția multiplexorului pentru comutarea de la adresa de linie la adresa de coloană se obține din semnalul MEMR/MEMW întârziat printr-un șir de 5 inversoare.

$A_{19}$  și  $A_{18}$  se folosesc pentru selectarea blocurilor de memorie de 256 K.  $A_{17}$  este utilizat pentru generarea semnalului RAS (figura 4.25) și anume dacă:

$$A_{17} = 0 \text{ generăm } \overline{\text{RAS}}_0$$

$$A_{17} = 1 \text{ generăm } \overline{\text{RAS}}_1$$

numai când  $\overline{\text{RASEN}}$  este activ.

În figura 4.26 se observă modul în care se generează similar semnalele  $\overline{\text{CAS}}_0$  și  $\overline{\text{CAS}}_1$ .

Prin scheme logice combinaționale se obțin semnalele  $\overline{\text{RAMLW}}$  și  $\overline{\text{RAMHW}}$ , necesare activării semnalelor de scriere în blocurile de memorie. Cele două inversoare înseriate au rolul de a produce întârzierile rezultate din datele de catalog pentru capsulele de memorie (figura 4.27). Similar se obțin și semnalele pentru activarea *buffer*-elor pentru citirea datelor din capsulele de memorie (figura 4.28).

Pentru generarea și verificarea bitului de paritate, se folosesc capsule specializate. Odată generat bitul de paritate se memorează împreună cu cuvântul corespunzător. La citirea cuvântului se face verificarea bitului de paritate stocat cu cel rezultat în urma recalculării lui la citire. Dacă nu corespund se generează un semnal de întrerupere (de obicei nemascabilă).




Figura 4.24. Schema dataliată de cuplare a memoriei RAM dinamice




Figura 4.25. Schema de generare RAS





Figura 4.26. Schema de generare CAS



$$\overline{\text{HIGHBE}} = \overline{A_0} \cdot \overline{\text{BHE}}$$

Figura 4.27. Generare semnale RAMHW și RAMLW




Figura 4.28. Generare semnale RAMHBE și RAMLW

## 1.6. INTERFEȚE DE INTRARE/IEȘIRE.

*Port*-urile de I/O se mapează în funcție de compatibilitatea pe care dorim să o asigurăm sistemului pe care îl proiectăm. Atunci când se dorește realizarea unui sistem compatibil cu un IBM-PC XT/AT trebuie ținut cont de maparea *port*-urilor de intrare / ieșire.

### 1.6.1. PORT-URILE DE I/O CONFORM STANDARDULUI IBM XT/AT

În tabelul 4.3 se prezintă maparea *port*-urilor de intrare / ieșire conform standardului IBM XT/AT.

Tabelul 4.3. Maparea *port*-urilor de I/O conform standardului IBM XT/AT

Mapare spațiu de adresare	Destinație	Comentarii
0÷0FFh	Rezervate pentru placa de bază,	Spațiu de adresare folosit pentru producătorii de plăci de bază
100÷3FFh	Sunt disponibile pe magistrala sistemului fiind repartizate pentru modulele de interfațare (extensie)	Spațiul de adresare utilizat în proiectare pentru adăugarea de module noi.
400h÷0FFFh	Nu sunt disponibile pe magistrala sistemului	Spațiu de adresare folosit pentru producătorii de plăci de bază

Pornind de la specificațiile de proiectare prezentate la începutul capitolului rezultă că în cele ce urmează ne situăm în spațiul de adresă 100÷3FFh. Acest lucru necesită o detaliere a spațiului de adresare pe porțiunea 100÷3FFh pentru a nu utiliza adrese de *port* deja folosite de către IBM.

Acesta se detaliază după cum urmează:

- 0÷Fh                   – rezervat modul de acces direct la memorie;
- 20h÷2Fh           – rezervat sistem de întreruperi (8259A). Spațiul de adresare este incomplet decodificat adresele folosite efectiv fiind 20h și 21h. Pentru AT limita superioară a spațiului de adresare se extinde până la 3Fh.
- 40h÷4Fh           – rezervat pentru *timer* (8253-5). Pentru AT limita superioară a spațiului de adresare se extinde până la 5Fh.
- 60h÷63h           – rezervat pentru cuplarea interfeței paralele. Pentru AT limita superioară a spațiului de adresare se extinde până la 6Fh.
- 80h÷83h           – rezervat pentru registrele de pagină ale modului de acces direct la memorie.
- 3F0h÷3F7h       – rezervat pentru interfața de disc flexibil
- 378h÷37Fh       – rezervat pentru interfața paralelă a imprimantei.
- 3F8h÷3FFh       – rezervat pentru interfața serială asincronă.

În cele ce urmează se utilizează în mod extensiv decodificarea incompletă a spațiului de adresare deoarece simplifică mult hardware-ul.

În plus față de restricțiile anterioare mai alegem încă o adresă de *port* 0Ah necesară pentru comanda activării/dezactivării întreruperilor nemascabile. De asemenea 0E0h se folosește pentru *timer*-ul 2.

În figura 4.29 și figura 4.30 se prezintă logica de comandă care este implementată în esență ca un decodificator de adrese.




Figura 4.29. Logica de comandă pentru activarea *buffer*-ului magistralei locale

Din figură se observă că se face o distincție între *port*-urile care sunt proprii magistralei locale și cele care se află pe modulele de extensie.

De asemenea, în figura 4.30 se face decodificarea pentru *port*-urile folosite pe placa de bază conform mapării prezentate anterior.




Figura 4.30. Decodificare adrese *port*-uri placa de baza

### 1.6.2. CUPLAREA INTERFEȚEI PARALELE.

Într-un mod similar se cuplează și o interfață paralelă realizată pe baza circuitul 8255.

Cele trei *port*-uri ale circuitului se folosesc după cum urmează:

- pe *port*-ul A se multiplexează:
  - *switch*-urile de configurare sistem,
  - citirea informației de la tastatură.
- pe *port*-ul B se cuplează:
  - un semnal de activare *timer* TIMER GATE,
  - semnalul de date pentru difuzor,
  - semnalul de comandă pentru activarea / dezactivarea motorului unității de disc flexibil,
  - semnalul de activare / dezactivare pentru logica de verificare a parității meoriei RAM dinamice ENRAM PCK.
- pe *port*-ul C se cuplează:
  - semnalul prin care se semnalizează eroare de paritate la RAM,
  - citirea semnalului de comandă difuzor.






Figura 4.31. Cuplare interfață paralelă

### 1.6.3. CUPLAREA *TIMER*-ULUI

În figura 4.32 se prezintă cuplarea *timer*-ului la magistrala locală. Se pleacă de la un circuit specializat 8253.

Pornind de la specificațiile de catalog ale circuitului 8253 se cuplează semnalele de activare GATE0,1 la Vcc pentru a fi activate permanent. Cel de-al treilea semnal de activare a ceasului se cuplează la 8255 așa cum s-a văzut anterior pentru a se putea comanda difuzorul sistemului.

Frecvența de 18,432 Mhz s-a ales astfel încât să fie multiplă cu ratele de transfer pentru interfața serială.






Figura 4.32. Cuplarea circuitelor de ceas de timp real

### 1.6.4. CUPLAREA CIRCUITULUI DE ACCES DIRECT LA MEMORIE



### 1.6.5. SISTEMUL DE ÎNTRERUPERI



### 1.6.6. INTERFAȚA DE DISCURI FLEXIBILE




Fig. 4.X. Schema interfeței de disc flexibil