

1

Proiectarea dispozitivelor aritmetice în virgulă mobilă

1. Prezentare teoretică

În cadrul acestui laborator se vor prezenta algoritmi hardware pentru implementarea operațiilor de adunare, scădere, înmulțire și împărțire a numerelor în virgulă mobilă utilizând conceptele benzii de asamblare.

Banda de asamblare

Banda de asamblare este o tehnică de descompunere a proceselor secvențiale în suboperații, fiecare suboperație putând fi executată într-un segment special dedicat și în paralel cu alte suboperații. Rezultatul obținut în cadrul fiecărui segment este transferat următorului segment din banda de asamblare. La rezultatul final se ajunge atunci când datele au trecut prin toate segmentele benzii de asamblare.

Suprapunerea calculelor este posibilă datorită asocierii unui registru fiecărui segment al benzii de asamblare. Registrele au rolul de a izola segmentele astfel încât fiecare segment al benzii de asamblare poate opera pe date distincte simultan cu operarea altor segmente.

Exemplu Se dorește aflarea rezultatul expresiei: $A_i \cdot B_i + C_i$ pentru $i = \overline{1 \dots 7}$.

Soluție Fiecare operație poate fi implementată în câte un segment al benzii de asamblare. Fiecare segment conține unul sau două registre precum și un circuit combinațional așa cum se poate observa în figura 1. Registrele $R_1 \dots R_5$ primesc date noi la fiecare apariție a frontului de ceas. Circuitul de înmulțire precum și sumatorul din figura 1 sunt circuite combinaționale.




Figura 1: Calculul expresiei $A_i \cdot B_i + C_i$ folosind banda de asamblare.

Conținutul registrelor benzii de asamblare este prezentat în tabelul 1.

Ceas	Segmentul 1		Segmentul 2		Segmentul 3
	R ₁	R ₂	R ₃	R ₄	R ₅
1	A ₁	B ₁			
2	A ₂	B ₂	$A_1 \cdot B_1$	C ₁	
3	A ₃	B ₃	$A_2 \cdot B_2$	C ₂	$A_1 \cdot B_1 + C_1$
4	A ₄	B ₄	$A_3 \cdot B_3$	C ₃	$A_2 \cdot B_2 + C_2$
5	A ₅	B ₅	$A_4 \cdot B_4$	C ₄	$A_3 \cdot B_3 + C_3$
6	A ₆	B ₆	$A_5 \cdot B_5$	C ₅	$A_4 \cdot B_4 + C_4$
7	A ₇	B ₇	$A_6 \cdot B_6$	C ₆	$A_5 \cdot B_5 + C_5$
8			$A_7 \cdot B_7$	C ₇	$A_6 \cdot B_6 + C_6$
9					$A_7 \cdot B_7 + C_7$

Tabelul 1: Conținutul registrelor benzii de asamblare.

Reprezentarea numerelor în virgulă mobilă

Reprezentarea numerelor în virgulă mobilă face obiectul standardului IEEE 754. Conform acestui standard reprezentarea lor este alcătuită din două părți. Prima parte reprezintă un număr cu semn denumit *mantisă*. Partea a doua specifică poziția punctului zecimal și se numește *exponent*.

Reprezentarea numerelor în virgulă mobilă poate fi făcută în precizie simplă sau dublă.

Folosirea preciziei simple impune o reprezentare a numărului utilizând 32 de biți. Primul bit (bitul cel mai semnificativ) este bitul de semn. Dacă valoarea acestui bit este 0, numărul este pozitiv, altfel numărul este negativ. Următorii 8 biți sunt alocați pentru valoarea exponentului, iar ultimii 23 de biți reprezintă mantisa. Gama de reprezentare în cazul preciziei simple este: $-1.8 \times 10^{-38} \div 3.40 \times 10^{38}$.

În cazul în care se folosește precizia dublă, numărul biților utilizați pentru reprezentarea numărului se dublează devenind 64. Primul bit (bitul cel mai semnificativ) este bitul de semn. Exponentul este reprezentat pe următorii 11 biți, iar mantisa sau fracția pe 52 de biți.

Reprezentarea generală a unui număr în virgulă mobilă, folosind precizia simplă, este dată în ecuația 6.1.

$$(-1)^s \cdot (1 + MANTISA) \cdot 2^{Exponent - 127} \quad (6.1)$$

Valoarea variabilei *Exponent* din cadrul ecuației 6.1 este 127 pentru a se evita valori negative ale exponentului. Pentru precizia dublă, această valoare se modifică devenind 1023.

Adunarea și scăderea în virgulă mobilă

Resursele hardware necesare implementării acestor operații sunt prezentate în figura 2.




Figura 2: Resursele hardware necesare adunării/scăderii a două numere în virgulă mobilă.

Algoritmul necesită parcurgerea următoarelor etape:

1. Se verifică dacă unul dintre operanzi este zero sau nu;
2. Se aliniază mantisele;
3. Se adună sau se scad mantisele;

4. Se normalizează rezultatul obținut.

Algoritmul de adunare/scădere a două numere în virgulă mobilă utilizând tehnica bandă de asamblare poate fi observat în figura 3.




Figura 3: Adunarea și scăderea a două numere reprezentate în virgulă mobilă.

În cadrul segmentului 1 al benzii de asamblare, exponentii sunt comparați prin scădere.

Exponentul mai mare este ales ca exponent al rezultatului. Rezultatul diferenței indică de câte ori mantisa asociată cu exponentul mai mic trebuie deplasată către dreapta. Astfel se realizează alinierea mantiselor.

Variabila *Valoarea1* memorează rezultatul comparării. Dacă bitul cel mai semnificativ al acestei variabile este 0, mantisa primului număr trebuie deplasată dreapta. Pentru a memora numărul de deplasări care trebuie efectuate, au fost alocați 8 biți (*Valoarea1[7 : 0]*).

Dacă *Valoarea1[8]* este 1, atunci mantisa asociată numărului 2 trebuie deplasată dreapta de un număr de ori egal cu valoarea lui *Valoarea1[7 : 0]*. Pentru implementarea sumatorului care apare în cadrul benzii de asamblare se recomandă utilizarea unui sumator cu transport anticipat (CARRY LOOK AHEAD).

În cadrul segmentului 3 al benzii de asamblare, cele două mantise sunt adunate sau scăzute în funcție de valoarea semnalului *OP*. Dacă *OP = 0* atunci trebuie realizată operația de adunare și, în consecință, cele două mantise trebuie adunate. Dacă *OP = 1*, operația de scădere trebuie realizată și, în consecință, cele două mantise trebuie scăzute.

Rezultatul pasului de adunare/scădere a mantiselor se reprezintă pe 26 de biți. Bitul cel mai semnificativ, bitul 25, este utilizat pentru a specifica dacă mantisa este egală sau nu cu zero. Restul de biți este folosit pentru a reprezenta registrele *E* și *A* concatenate.

Rezultatul este normalizat în cadrul segmentului 4 al benzii de asamblare. Când apare o depășire superioară, mantisa-rezultat este deplasată dreapta și exponentul este incrementat cu o unitate. Când apare o depășire inferioară, numărul de zerouri din cadrul mantisei (pozițiile cele mai semnificative) determină numărul de deplasări stânga al mantisei, număr care trebuie scăzut din exponent. Memorarea acestui număr se face prin intermediul variabilei *Valoarea2*.

Dacă bitul cel mai semnificativ al variabilei *Valoarea1* este 0, atunci exponentul trebuie deplasat spre stânga, altfel exponentul trebuie să fie deplasat spre dreapta. Numărul de deplasări este indicat de către *Valoarea2[7 : 0]*.

Rezultatele simulării acestui algoritm folosind mediul de dezvoltare Xilinx pot fi observate în figura 4.

Înmulțirea în virgulă mobilă

Operația de înmulțire în virgulă mobilă presupune realizarea următorilor pași:

1. Se verifică dacă unul dintre numere este zero sau nu;
2. Se adună exponenții;
3. Se înmulțesc mantisele;

4. Se normalizează produsul.




Figura 4: Rezultatele simulării algoritmului de adunare/scădere.

Implementarea în bandă de asamblare al acestui algoritm poate fi observată în figura 5.

Înmulțirea a două numere binare se realizează cu ajutorul unui circuit combinațional (denumit matrice de multiplicare) care formează toți biții produsului odată. Aceasta este cea mai rapidă metodă deoarece timpul necesar efectuării operației este egal cu timpul de propagare al semnalului luând în calcul ruta cea mai dezavantajoasă.

Circuitul *matrice de multiplicare* necesită un număr mare de porți, implementarea lui este neeconomică, acesta fiind principalul motiv pentru care acest circuit nu a avut o răspândire foarte mare până la apariția circuitelor integrate. Proiectarea unui asemenea circuit ale cărui intrări ar avea dimensiunile de j respectiv k biți va necesita $j \times k$ porți și sumatoare de $(j - 1) \cdot k$ biți pentru a obține un produs de $(j + k)$ biți.

Un exemplu de circuit matrice de multiplicare este prezentat în figura 6.

Trebuie remarcat că exponentul rezultat corect este obținut prin scăderea valorii 127 din exponentul sumă.




Figura 5: Algoritm de înmulțire a două numere în virgulă mobilă.




Figura 6: Circuitul matrice de multiplicare pentru $k = 4$ și $j = 3$.

Împărțirea în virgulă mobilă

Algoritmul de împărțire a două numere reprezentate în virgulă mobilă necesită parcurgerea următorilor pași:

1. Se verifică dacă unul dintre cei doi operanzi este zero sau nu;
2. Se inițializează registrele și se evaluează semnul;
3. Se aliniază deîmpărțitul;
4. Se scad exponenții;
5. Se împart mantisele.

Algoritmul în bandă de asamblare al acestei operații este prezentat în figura 7

Împărțirea a două numere în virgulă mobilă normalizate va produce întotdeauna un cât normalizat. Din acest motiv, spre deosebire de celelalte operații în virgulă mobilă, rezultatul operației de împărțire nu necesită normalizare.




Figura 7: Algoritm de împărțire a două numere în virgulă mobilă

2. Desfășurarea lucrării

1. Se va proiecta în Verilog sau VHDL utilizând Xilinx WebPACK ISE 10.1 algoritmul de adunare/scădere a două numere reprezentate în virgulă mobilă, prezentat în figura 3.
2. Se va verifica funcționarea algoritmului utilizând simulatorul ModelSim.
3. Se va utiliza circuitul Xilinx Spartan 3 XC3S400 (package FT256; speed -5) pentru a verifica timpii reali de funcționare a circuitului proiectat.

3. Probleme propuse

1. Să se proiecteze și simuleze utilizând XilinxWebPACK 10.1 și limbajul Verilog un circuit combinațional care să realizeze operația de înmulțire dintre două numere binare. Se va utiliza schema prezentată în figura 6;
2. Să se proiecteze și simuleze utilizând Xilinx WebPACK 10.1 și limbajul Verilog un circuit care să realizeze operația de înmulțire în virgulă mobilă precizie simplă prezentate în figura 5;
3. Să se proiecteze și simuleze utilizând Xilinx WebPACK 10.1 și limbajul Verilog un circuit care să realizeze operația de împărțire în virgulă mobilă precizie simplă prezentate în figura 7.