


Solutii pentru Rezolvarea Hazardelor in Unitatea de Executie in Banda de Asamblare

<http://www.csg.csail.mit.edu/6.823>


Unitatea de Executie in Banda de Asamblare cu 5 etaje.




Se fac urmatoarele aprecieri privind intarzierile la nivelul diferitelor etaje ale benzii de asamblare:

$$t_{IM} \approx t_{RF} \approx t_{ALU} \approx t_{DM} \approx t_{RW}$$

Unitatea de executie in Banda de Asamblare cu 5 etaje
 Diagrama Utilizarii Resurselor




Executia Instructiunilor UAL in Banda de Asamblare



Pentru fiecare etaj este necesar un Registru al Instructiunii (IR)


Registrele Instructiunilor si Punctele de Control



Punctele de aplicare a semnalelor de comanda pentru:

- instructiunile UAL
- instructiunile Load/Store
- Write back


Unitatea de Executie MIPS cu Banda de Asamblare fara salturi



Interactiunile instructiunilor in Banda de Asamblare (BA) pot conduce la aparitia hazardelor:

- *structurale*: o instructiune din BA solicita o resursa hardware utilizata de catre o alta instructiune;
- *de date*: o instructiune poate produce date care sunt utilizate de catre alte instructiuni din BA;
- *de control*: intr-un caz extrem o instructiune poate stabili instructiunea care urmeaza sa se execute.

Hazarde de Date




ADD r1,r2,r3
ADD r4,r1,r5

r1 este actualizat cu intarziere!

Solutii pentru Hazardele de Date:

- **Interblocari:** se blocheaza etajele anterioare ale benzii de asamblare pana cand data devine disponibila;
- **Ocolire:** daca data este disponibila intr-un etaj al unitatii de executie se asigura o cale de ocolire (bypass) pentru a o aduce la etajul corespunzator;
- **Anulare:** se speculeaza asupra rezolvarii hazardului, iar in cazul unei speculatii eronate instructiunea este anulata/anihilata.


Solutionarea Hazardelor prin Legatura Inversa (Feedback - FB)





- Se detecteaza un hazard si se realizeaza o reactie/legatura inversa, catre etajele precedente pentru a intarzia sau anula instructiunile;
- Controlarea unei benzi de asamblare in aceasta maniera este realizabila numai daca instructiunea de la etajul i+1 se poate termina fara interferente din partea instructiunilor de la etajele 1 la i; in caz contrar pot aparea blocari.

Rezolvarea Hazardelor de Date prin Interblocari


Conditie de intarziere



Etaje intarziate si Pipeline Bubbles




Logica de Control pentru Interblocare



Compara registrele sursa ale instructiunii aflate in etajul ID cu registrul destinatie al instructiunilor neterminate

Logica de Control a Interblocarilor *se ignora salturile si ramificarile*



Trebuie introduse intarzieri de fiecare data atunci cand campul rs coincide cu rd?
citirea unui registru nu este necesara in cazul fiecarei instructiuni \Rightarrow we
scrierea unui registru nu este necesara in cazul fiecarei instructiuni \Rightarrow re

Registre sursa si Registre Destinatie

Tip R:

op	rs	rt	rd	func
----	----	----	----	------

Tip I:

op	rs	rt	imediat 16
----	----	----	------------

Tip J:

op	imediat 26
----	------------

		<i>surse</i>	<i>destinatie</i>
ALU	$rd \leftarrow (rs) \text{ func } (rt)$	rs, rt	rd
ALUi	$rt \leftarrow (rs) \text{ op } im$	rs	rt
LW	$rt \leftarrow M [(rs) + im]$	rs	rt
SW	$M [(rs) + im] \leftarrow (rt)$	rs, rt	
BZ	$cond (rs)$		
	<i>adevarat:</i> $PC \leftarrow (PC) + im$	rs	
	<i>fals:</i> $PC \leftarrow (PC) + 4$	rs	
J	$PC \leftarrow (PC) + imm$		
JAL	$r31 \leftarrow (PC), PC \leftarrow (PC) + im$		31
JR	$PC \leftarrow (rs)$	rs	
JALR	$r31 \leftarrow (PC), PC \leftarrow (rs)$	rs	31

Generarea Semnalelor pentru Intarziere (Stall)


C_{dest} $ws = \text{Case opcode}$ ALU $\Rightarrow rd$ ALUi, LW $\Rightarrow rt$ JAL, JALR $\Rightarrow R31$ $we = \text{Case opcode}$ ALU, ALUi, LW $\Rightarrow (ws \neq 0)$ JAL, JALR $\Rightarrow \text{on}$... $\Rightarrow \text{off}$	C_{re} $re1 = \text{Case opcode}$ ALU, ALUi, LW, SW, BZ, JR, JALR $\Rightarrow \text{on}$ J, JAL $\Rightarrow \text{off}$ $re2 = \text{Case opcode}$ ALU, SW $\Rightarrow \text{on}$... $\Rightarrow \text{off}$
--	---

C_{stall}

$$\text{stall} = ((rs_D = ws_E) \cdot we_E + (rs_D = ws_M) \cdot we_M + (rs_D = ws_W) \cdot we_W) \cdot re1_D + ((rt_D = ws_E) \cdot we_E + (rt_D = ws_M) \cdot we_M + (rt_D = ws_W) \cdot we_W) \cdot re2_D$$

Tratarea este incompleta

Hazarde provocate de Instructiunile Incarca/Load si Memoreaza/Store




...
 $M[(r1)+7] \leftarrow (r2)$
 $r4 \leftarrow M[(r3)+5]$
 ...

$(r1)+7 = (r3)+5 \Rightarrow$ hazard de date

Hazardul este evitat, deoarece sistemul de memorie termina operatia de scriere intr-un singur ciclu. Hazardele Load/Store, cand apar, sunt solutionate la nivelul hardware-lui memoriei.


Complicatii introduse de instructiunile de Salt/Jump



I₁ 096 ADD
 I₂ 100 J 200
 I₃ ~~104~~ ADD *anihileaza*
 I₄ 304 ADD

O instructiune de salt/jump anihileaza (nu intarzie) urmatoarea instructiune.
 Cum?


Instructiuni de Salt in Banda de Asamblare




I₁ 096 ADD
 I₂ 100 J 200
 I₃ ~~104~~ ADD *anihileaza*
 I₄ 304 ADD

IRSrc₀ = Case opcode₀
 J, JAL ⇒ nop
 ... ⇒ IM

Ramificatiile Conditionate in Banda de Asamblare



Ramificatiile Conditionate in Banda de Asamblare



Semnal de Intarziere/Stall nou

$$\text{stall} = (((rs_D = ws_E).we_E + (rs_D = ws_M).we_M + (rs_D = ws_W).we_W).re1_D \\ + ((rt_D = ws_E).we_E + (rt_D = ws_M).we_M + (rt_D = ws_W).we_W).re2_D) \\ \cdot !((opcode_E = BEQZ).z + (opcode_E = BNEZ).lz)$$

Daca ramificarea este efectuata nu se introduce intarziere. De ce?

Instructiunea din etajul de decodificare este invalida

Ecuatiile Logice pentru comenzile PC si ale Multiplexoarelor atasate la IR



```
PCSrc = Case opcode_E
  BEQZ.z, BNEZ.lz  => br
  ...              =>
  Case opcode_D
    J, JAL          => jabs
    JR, JALR       => rind
    ...            => pc+4
```

```
IRSrc_D = Case opcode_E
  BEQZ.z, BNEZ.lz  => nop
  ...              =>
  Case opcode_D
    J, JAL, JR, JALR => nop
    ...              => IM
```

```
IRSrc_E = Case opcode_E
  BEQZ.z, BNEZ.lz  => nop
  ...              => stall.nop + !stall.IR_D
```

*Se da prioritate
instructiunii mai
vechi, adica
instructiunii din
etajul Ex fata de
instructiunea din
etajul ID*

Diagramele Ramificarii/Branch in Banda de Asamblare (solutionate in etajul de executie)



nop ⇒ *pipeline bubble*

Reducerea Penalizarii pentru Ramificare/Branch (solutionata in etajul de decodificare)

- Se poate elimina o bula/bubble daca se utilizeaza un comparator suplimentar in etajul de Decodificare




Diagrama BA este aceeași ca și pentru salturi


Nise/Slots de Intarziere a Ramificarii (controlul hazardului prin software)

- Schimba semantica astfel incat instructiunea care urmeaza dupa salt sa fie intotdeauna executata
(ofera posibilitatea compilatorului de a plasa o instructiune utila in locul in care ar fi trebuit plasata o bula in BA)

I_1	096	ADD	
I_2	100	BEQZ r1 200	<i>Instructiunea din nisa de intarziere</i>
I_3	104	ADD	← <i>este executata indiferent de rezultatul</i>
I_4	304	ADD	<i>ramificarii</i>


- alte tehnici presupun predictia ramificarii, cu rezultate foarte bune in ceea ce priveste reducerea penalizarii

Ocolire/Bypass




Fiecare intarzier/stall sau anihilare/kill introduce o bula in BA
=> CPI > 1

O conexiune inversa/ocolire bypass poate aduce data de la iesirea UAL la intrarea acesteia



Adaugarea Conexiunii Inverse/Ocolirii/Baypass-ului



Cand ajuta bypass-ul?

...		
(I ₁) r1 ← r0 + 10	r1 ← M[r0 + 10]	JAL 500
(I ₂) r4 ← r1 + 17	r4 ← r1 + 17	r4 ← r31 + 17
da	nu	nu

Semnalul Bypass

Generarea lui din semnalul Stall

$$\text{stall} = \neg((rs_D = ws_E).we_E + (rs_D = ws_M).we_M + (rs_D = ws_W).we_W).re1_D + ((rt_D = ws_E).we_E + (rt_D = ws_M).we_M + (rt_D = ws_W).we_W).re2_D$$

ws = Case opcode
 ALU ⇒ rd
 ALUi, LW ⇒ rt
 JAL, JALR ⇒ R31

we = Case opcode
 ALU, ALUi, LW ⇒ (ws ≠ 0)
 JAL, JALR ⇒ on
 ... ⇒ off

$$\text{ASrc} = (rs_D = ws_E).we_E.re1_D$$

Este corect?

Nu, deoarece de acest bypass pot beneficia numai instructiunile ALU si ALUi.

Se descompune we_E in doua componente: we-bypass, we-stall

Semnalele Bypass si Stall

Se descompune we_E in doua componente: $we\text{-}bypass$, $we\text{-}stall$


$we\text{-}bypass_E = Case\ opcode_E$
 ALU, ALUI $\Rightarrow (ws \neq 0)$
 ... $\Rightarrow off$

$we\text{-}stall_E = Case\ opcode_E$
 LW $\Rightarrow (ws \neq 0)$
 JAL, JALR $\Rightarrow on$
 ... $\Rightarrow off$

$$ASrc = (rs_D = ws_E) \cdot we\text{-}bypass_E \cdot re1_D$$

$$stall = ((rs_D = ws_E) \cdot we\text{-}stall_E + (rs_D = ws_M) \cdot we_M + (rs_D = ws_W) \cdot we_W) \cdot re1_D + ((rt_D = ws_E) \cdot we_E + (rt_D = ws_M) \cdot we_M + (rt_D = ws_W) \cdot we_W) \cdot re2_D$$

Unitate de Executie cu Bypass complet



Mai este nevoie de semnalul $stall$?

$$stall = (rs_D = ws_E) \cdot (opcode_E = LW_E) \cdot (ws_E \neq 0) \cdot re1_D + (rt_D = ws_E) \cdot (opcode_E = LW_E) \cdot (ws_E \neq 0) \cdot re2_D$$

De ce o instructiune nu poate fi transmisa in fiecare ciclu ($CPI > 1$)?

- Implementarea Bypass-ului complet poate fi prea costisitoare:
 - sunt implementate in mod tipic numai conexiunile mai frecvente;
 - unele conexiuni inverse mai putin frecvente pot creste durata ciclului, ceea ce contravine aportului adus prin reducerea CPI;
- Incarcarile pot avea o latentă de doua cicluri:
 - instructiunea care urmeaza Incarcarii/Load nu poate folosi rezultatul acesteia
 - ISA (Arhitectura Setului de Instructiuni) MIPS-1 definește nise de intarziere pentru incarcare, un hazard de BA vizibil software; pentru a evita hazardul, compilatorul planifica o instructiune independenta sau face insertii de NOP. In MIPS-II, nu mai este prezenta aceasta caracteristica.
- Ramificarile conditionate pot produce bule:
 - elimina urmatoarea instructiune/urmatoarele instructiuni daca nu sunt nise de intarziere.

Procesoarele cu nise de intarziere vizibile software pot executa numeroase instructiuni NOP introduse de catre compilator.