

# ARHITECTURA CALCULATOARELOR 2003/2004


## CURSUL 10

### 4.1.4 Ceasuri (semnale de tact)

În majoritatea circuitelor digitale ordinea în care au loc evenimentele este critică. Uneori un eveniment trebuie să precedă un altul, uneori două evenimente trebuie să aibă loc simultan. Pentru a permite proiectanților să obțină relațiile de temporizare necesare, multe circuite digitale folosesc ceasuri pentru a oferi sincronizarea.

Un ceas în acest context este un circuit care emite o serie de impulsuri cu un interval de timp exact între impulsuri consecutive. Intervalul de timp între fronturile corespundente a două impulsuri consecutive este denumit ciclu de ceas (perioadă - "clock cycle time"). Pentru frecvențele impulsurilor cuprinse între 1 și 500 MHz, corespund perioade între 1000 nsec și 2 nsec. La 1 GHz perioada este de 1 nsec ș.a.m.d. Pentru a atinge o acuratețe ridicată, frecvența de ceas este controlată de un oscilator cu cristal de cuarț.

Într-un computer, multe evenimente pot avea loc în timpul unei singure perioade de ceas. Dacă aceste evenimente trebuie să respecte o anumită ordine, ciclul de ceas trebuie să fie divizat în subcicluri. Un mod obișnuit de obținere a unei rezoluții mai fine decât ceasul de bază este să se deschidă linia ceasului primar și să se insereze un circuit cu o întârziere cunoscută, generând astfel un semnal secundar de ceas care este defazat față de cel primar, după cum este prezentat în figura 4.6.



**Figura 4.6** (a) Ceas (b) Diagrama de timp pentru un ceas. (c) Generarea unui tact asimetric.

Diagrama de timp din figura 4.6b prezintă 4 referințe de timp pentru evenimente discrete :

1. Frontul crescător al lui  $c_1$ ,
2. Frontul descrescător al lui  $c_1$ ,
3. Frontul crescător al lui  $c_2$ ,
4. Frontul descrescător al lui  $c_2$ .

Asociind diferite evenimente la diferite fronturi se poate obține secvențierea necesară. Dacă e nevoie de mai mult de 4 referințe de timp într-un ciclu de ceas, pot fi extrase mai multe linii secundare din cea primară cu diferite întârzieri.

În unele circuite se poate să intereseze mai curând intervalele de timp decât momentele de timp discrete. De exemplu, unele evenimente pot fi acceptate oricând  $c_1$  este în starea HIGH, nu în timpul frontului crescător. Un alt eveniment poate avea loc când  $c_2$  este HIGH. Dacă este nevoie de mai mult de 2 intervale pot fi oferite mai multe linii de ceas sau stările HIGH ale celor 2 ceasuri pot fi făcute să se suprapună parțial în timp. În ultimul caz, patru intervale discrete pot fi deosebite:  $\overline{C_1}$  AND  $\overline{C_2}$ ,  $\overline{C_1}$  AND  $C_2$ ,  $C_1$  AND  $\overline{C_2}$ ,  $C_1$  AND  $C_2$ .

Cum s-a putut remarca, ceasurile de mai sus sunt simetrice, cu timpul petrecut în starea HIGH egal cu timpul în starea LOW după cum se vede în figura 4.6b. Pentru a genera un tren de impulsuri asimetrice, ceasul de bază este deplasat utilizând un circuit de întârziere și apoi AND cu semnalul original, ca în figura 4.6c semnalul C.

#### **Observatie:**

În continuare ar trebui studiate circuitele de memorie: latch-uri (de exemplu RS sincrone, D sincrone), bistabile, registre, organizarea memoriei, cipuri de memorie, RAM, ROM. Unele noțiuni de bază au fost prezentate anterior și sunt aprofundate la alte cursuri.

## **4.2 Circuitele CPU si magistrale**

Înarmați cu informație despre cipurile numerice și cipurile de memorie putem începe să asamblăm toate piesele. În această secțiune vom acorda atenție mai întâi aspectelor generale ale procesorului văzut din perspectiva nivelului logic numeric, incluzând pini de ieșire (ce semnal, pe ce pin, cu ce semnificație). Din moment ce procesoarele sunt strâns legate de proiectarea magistralelor folosite, vom face și introducerea magistralelor.

### **4.2.1 Circuitele CPU**

Toate CPU-urile moderne conțin un singur cip. Acest lucru conduce la o comunicare bine definită cu restul sistemului. Fiecare procesor are un set de pini, prin care comunică cu restul sistemului. Unii pini dau semnale emise de procesor, alți pini primesc semnale emise de la celelalte componente ale sistemului, alți pini pot face ambele sarcini. Înțelegând cum funcționează acești pini, putem învăța cum interacționează procesorul cu memoria și unitățile de intrare și ieșire.

Pinii de pe procesor pot fi împărțiți în trei categorii:

- Adrese,
- Date,
- Control.

Acești pini sunt conectați la pini similari de la memorie și de la unitățile de intrare/ieșire printr-un ansamblu de fire și trasee electrice numite magistrale. Pentru a prelucra o instrucțiune procesorul mai întâi pune adresa locației de memorie care conține instrucțiunea pe pini săi de adresă. Atunci activează încă o linie de control pentru a informa memoria că vrea să citească, de exemplu, un cuvânt. Memoria îi răspunde activând un semnal spunându-i că aceasta s-a făcut. Când procesorul primește semnalul, acceptă cuvântul și prelucrează instrucțiunea.

Instrucțiunea poate cere să scrie sau să citească mai multe cuvinte de date, caz în care se repetă întregul proces. Pentru moment, important este ca să înțelegem că procesorul comunică cu memoria și unitățile de intrare/ieșire prezentând semnalele pe pini săi și acceptând semnale pe pini săi. Nici o altă comunicare nu este posibilă.

Doi dintre parametrii care determină performanța unui procesor sunt numărul de pini de adresă și numărul de pini de date. Un cip cu  $m$  pini de adresă poate adresa direct până la  $2^m$  locații de memorie. Valorile obișnuite pentru  $m$  sunt 16, 20, 32 și 64. Similar un cip cu  $n$  pini de date poate citi sau scrie un  $n$ -cuvânt într-o singură operație. Valorile obișnuite sunt 8, 16, 32, 64. Un procesor cu 8 pini de date va face 4 operații pentru a citi un cuvânt pe 32 de biți, pe când un procesor cu 32 pini de date poate face aceeași lucru într-o singură operație. Astfel cipul cu 32 pini de date este mult mai rapid, dar este bineînțeles mai scump. Fiecare procesor are câțiva pini de control. Acești pini controlează și sincronizează fluxul de date de la și spre procesor. Au și alte utilizări. Toate procesoarele au pini pentru alimentare (de obicei +3.3 volți sau +5 volți), masă și un semnal de ceas, dar ceilalți pini variază de la cip la cip. Totuși pini pot fi grupați în următoarele categorii, ca în figura 4.7:


1. Controlul magistralei,
2. Întreruperi,
3. Arbitrarea magistralei,
4. Semnalele coprocesorului,
5. Stare,
6. Diverse.

Majoritatea pinilor oferă ieșiri ale CPU către magistrală (intrările memoriei și ale dispozitivelor de I/O), adică semnale care transmit dacă CPU vrea să scrie sau să citească în sau din memorie sau să facă altceva. Unitatea CPU folosește acești pini pentru a controla restul sistemului și pentru a-i comunica ceea ce dorește să facă.

Pinii de întrerupere sunt intrări de la componentele I/O către CPU. În majoritatea sistemelor, unitatea CPU poate comunica unei componente I/O să pornească operațiunea și apoi să iasă din funcțiune relativ la această operație și să facă ceva folositor în timp ce componenta I/O, cu viteza de lucru mai mică, își execută sarcina. Când operațiunea I/O a fost terminată, controlerul chipului I/O transmite un semnal unuia dintre acești pini să întrerupă unitatea CPU pentru ca aceasta să servească componenta I/O. De exemplu, să verifice dacă a intervenit vreo eroare I/O. Unele procesoare au un pin de ieșire pentru a semnala acceptarea semnalului de întrerupere.

Pinii de arbitrare ai magistralei sunt folosiți pentru a reglementa traficul pe magistrală pentru a preveni două componente să încerce să o folosească în același timp. Din punct de vedere al acestei arbitrări, CPU este considerat componentă.

Unele CPU sunt proiectate să opereze cu coprocesoare, cum sunt cipurile în virgulă mobilă, și uneori chiar și cu cipuri grafice sau alte tipuri de cipuri specializate. Pentru a facilita comunicarea dintre procesor și coprocesor, au fost proiectați pini speciali pentru a procesa diferite operațiuni. Pe lângă aceste semnale, există și alți diverși pini la procesoare. Unii dintre aceștia furnizează sau acceptă informații de stare, alții sunt folosiți pentru resetarea calculatorului, și alții pentru asigurarea compatibilității cu alte cipuri I/O.



**Figura 4.7** Clase de pini logici pentru un procesor tipic


În figura 4.7 săgețile indică semnalele de intrare și semnalele de ieșire. Liniile diagonale mici indică, că sunt folosiți pini multipli. Unui CPU specificat i se va da un număr pentru a spune câte linii există.

## 4.2.2 Magistrale de calculator

O magistrală este un traseu electric între mai multe componente. Magistralele pot fi categorisite după funcțiile pe care le îndeplinesc. Pot fi interne față de procesor pentru a transmite date către și dinspre ALU, sau externe față de procesor, pentru a-l conecta cu memoria sau componentele I/O. Fiecare tip de bus are propriile sale necesități și proprietăți. În această secțiune, cât și în următoarele, ne vom concentra pe magistralele care fac legătura între procesor și componentele I/O.

PC-urile mai vechi aveau o singură magistrală externă sau magistrala de sistem. Aceasta consta din 50 până la 100 de fire paralele de cupru imprimate pe placa de bază, cu conectori dispuși la intervale regulate pentru conectarea memoriei și a plăcilor I/O. PC-urile moderne au în general o magistrală specială între CPU și memorie, și cel puțin o altă magistrală pentru componentele I/O. Un sistem minim, cu o magistrală de memorie și o magistrală I/O, e ilustrat în figura 4.8.

În literatură, magistralele sunt câteodată desenate cu săgeți groase, precum în figura 4.8. Diferența, dintre o săgeată groasă și o linie simplă cu o linie diagonală peste ea și un număr de biți, lângă este subtilă. Când toți biții sunt de același tip, toți biții de adresă sau toți biții de date, atunci linia diagonală scurtă de acces este des folosită. Când sunt și adrese și date și linii de control implicate, o săgeată groasă este des folosită.



**Figura 4.8** Un computer cu mai multe magistrale

Proiectanții unității CPU sunt liberi să folosească orice tip de magistrală doresc în interiorul cipului. Pentru a face posibil ca plăci proiectate de o a treia parte să fie atașate la magistrala de sistem, trebuie elaborate reguli bine definite despre cum lucrează magistrala și care trebuie respectate de toate componentele atașate.

Aceste reguli sunt numite protocol de magistrală. În plus, trebuie să aibă și specificații electrice și mecanice, astfel încât plăcile altor fabricanți să se potrivească în carcasă și să aibă conectori care se potrivesc cu cei de pe placa de bază din punct de vedere mecanic, de voltaj și de sincronizare în timp.

Un număr de magistrale sunt în uz larg răspândit în lumea computerelor. Câteva mai bine cunoscute, curente și istorice sunt Omnibus (PDP-8), Unibus (PDP-11), Multibus (8086), IBM PC bus (PC/XT), ISA bus (PC/AT), EISA bus (80386), Microchannel (PS/2), PCI bus (multe PC-uri), SCSI bus (multe PC-uri și stații de lucru), Nubus (Macintosh), Universal Serial Bus (PC-uri moderne), FireWire (electronice de consum), VME bus (echipamente pentru laboratoare de fizică), și Camac bus (fizică energetică). Probabil că lumea ar fi un loc mai bun dacă toate în afară de una ar dispărea de pe fața pământului (bine, perfect, măcar toate în afară de două?). Din păcate, standardizarea în acest domeniu pare foarte nepotrivită deoarece deja s-a investit prea mult în toate aceste sisteme incompatibile.

Să începem studiul asupra felului de funcționare al magistralelor. Unele componente care se atașează la o magistrală sunt active și pot iniția transferuri pe magistrală, în timp ce altele sunt pasive și așteaptă o apelare. Cele active sunt numite "master", iar cele pasive sunt numite "slave".

Când unitatea CPU cere unui controler de disc să citească sau să scrie un bloc de informație, unitatea CPU funcționează ca "master" și controlerul de disc funcționează ca "slave". Oricum, mai târziu controlerul de disc poate funcționa ca "master" atunci când comandă memoria să accepte datele pe care le citește de pe disk. Câteva combinații tipice de "master" și "slave" sunt listate în figura 4.9. Memoria nu poate fi în niciun fel de condiții "master" vreodată.

<u>MASTER</u>	<u>SLAVE</u>	<u>EXEMPLE</u>
CPU	Memorie	Prelucrarea (fetching) instrucțiunilor și datelor
CPU	Dispozitiv I/O	Inițializarea transferului de date
CPU	Coprocessor	CPU transmite instrucțiunile pentru coprocessor
I/O	Memorie	DMA (acces direct la memorie)
Coprocessor	CPU	Coprocessorul prelucrează operanzii de la CPU

**Figura 4.9** Exemple de "master" și "slave" pe magistrale.

Semnalele binare pe care componentele computerului le emit sunt frecvent insuficient de puternice, din punct de vedere electric, să alimenteze o magistrală, mai ales dacă aceasta este destul de lungă sau deservește multe componente. Din acest motiv, majoritatea magistralelor "master" sunt conectate la magistrala printr-un cip numit "bus driver", care în esență este un amplificator numeric. Similar, majoritatea magistralelor "slave" sunt conectate la magistrală printr-un cip numit "bus receiver". Pentru componentele care pot funcționa și ca "master" și ca "slave" un cip combinat numit "bus transceiver" este folosit pentru a face legătura între magistrale și magistrala principală. Cipurile interfață de magistrală sunt deseori componente cu trei stări (tri state), pentru a le permite deconectarea atunci când nu sunt utilizate, sau sunt blocate într-un mod, numit colector deschis (open collector), cu efect similar. Când două sau mai multe componente pe un linia unui colector deschis activează linia în același timp, rezultatul este operațiunea logică "OR" a tuturor semnalelor. Acest aranjament este deseori numit "SAU cablat". Pe majoritatea magistralelor, unele linii sunt cu trei stări, iar altele, care necesită proprietatea "SAU cablat" sunt cu colector deschis.

Ca și CPU, magistrala are deasemenea adrese, date și linii de control. Oricum, nu este necesară o corespondență unu la unu între pini CPU și semnalele magistralei. De exemplu, unele unități CPU au trei pini care codează oricare din operațiile de citire sau scriere din/în memorie, scriere sau citire la/de la I/O, sau o altă operație. O magistrală obișnuită poate avea o linie pentru citire din memorie, o a doua linie pentru scriere în memorie, o a treia pentru citire I/O, o a patra pentru scriere I/O, și așa mai departe. Un decodificator ar fi atunci necesar între CPU și o astfel de magistrală pentru a face legătura între cele două părți, adică să convertească semnalul codat pe 3 biți în semnale separate care pot conduce liniile magistralei.

Caracteristicile majore în proiectarea magistralelor sunt:

- lățimea magistralei (bus width),
- sincronizarea magistralei (bus clocking),
- arbitrarea magistralei (bus arbitration),
- operațiile magistralei (bus operations).


Fiecare dintre acestea are un impact substanțial asupra vitezei (speed) și lățimii de bandă (bandwidth) a magistralelor. Le vom examina pe toate acestea în continuare.

### 4.2.3 Lățimea de bandă a magistralei

Lățimea magistralei este cel mai evident parametru de proiectare. Cu cât mai multe linii de adresă are magistrala, cu atât mai multă memorie poate adresa direct unitatea CPU. Dacă o magistrală are  $n$  linii de adresă, atunci un CPU poate folosi până la  $2^n$  locații de memorie diferite. Pentru a permite utilizarea de memorii mari, magistralele necesită multe linii de adrese.

Problema constă în faptul că magistralele mari necesită mai multe fire decât cele mici. De asemenea, acestea necesită mai mult spațiu fizic (de exemplu pe placa de bază) și conectori mai mari. Toți acești factori cresc prețul unei magistrale. Astfel avem o relație directă între mărimea maximă de memorie și prețul sistemului. Un sistem cu o magistrală cu 64 de linii de adresă și  $2^{32}$  octeți de memorie va costa mai mult decât una cu 32 de linii de adrese și aceiași  $2^{32}$  octeți de memorie. Posibilitatea de mărire ulterioară a capacității memoriei va fi și ea costisitoare. Rezultatul acestui fapt este că mulți proiectanți de sisteme tind să rămâna la o viziune îngustă asupra problemei, ceea ce duce la consecințe nedorite ulterior. PC-ul original IBM avea un CPU 8088 și o magistrală de adrese pe 20 de biți, precum în figura 4.10a. Având 20 de biți permitea PC-ului să adreseze direct 1 MB de memorie.

Când CPU-ul următor (80286) a apărut, INTEL a decis să mărească spațiul de memorie adresabil la 16 MB, așa că încă 4 linii magistrale au fost adăugate (fără a modifica pe celelalte 20 din motive de compatibilitate cu modelele anterioare), precum în figura 4.10b. Din nefericire, mai multe linii de control au trebuit adăugate pentru noile linii de adrese. La apariția lui 80386 alte 8 linii au fost adăugate, împreună cu alte noi linii de control precum în figura 4.10c. Rezultatul proiectării a fost că magistrala EISA a fost mult mai complicată decât dacă i s-ar fi dat cele 32 de linii de la început. Nu numai numărul de linii de adresă tinde să crească în timp, ci și numărul de linii de date, dar dintr-un alt motiv.



**Figura 4.10** Creșterea adreselor magistralelor de-alungul timpului

Sunt două moduri de a mări lățimea de bandă a unei magistrale de date:

- micșorarea timpului de ciclu (mai multe transferuri într-o secundă) sau
- mărirea lățimii magistralei de date (mai mulți biți în cadrul unui singur transfer).

Nu numai numărul de linii de adresă tinde să crească în timp, ci și numărul de linii de date, dar dintr-un alt motiv.

Mărirea vitezei magistralei este posibilă, dar dificilă deoarece semnalele pe linii diferite au viteze diferite, problemă cunoscută sub numele de "desincronizarea magistralei". Cu cât magistrala este mai rapidă, cu atât este mai mare posibilitatea de desincronizare.

O altă problemă este că, odată cu mărirea vitezei magistralei, se pierde compatibilitatea cu modelele anterioare. Plăcile vechi proiectate pentru magistrale cu viteză mică nu vor funcționa cu cele noi. Invalidând plăcile vechi face ca atât deținătorii de plăci vechi, cât și producătorii acestor plăci să fie puși într-o situație delicată. De aceea cel mai ușor mod de a îmbunătăți performanța magistralei este de a mări numărul de linii de adrese, ca în figura 4.10. Cum ne așteptam, oricum această mărire a performanței nu duce la o proiectare simplă. IBM PC și urmașii săi, de exemplu, au pornit de la 8 linii și au trecut la 16 și apoi la 32 de linii de adrese pe același tip de magistrală.

Pentru a rezolva problema magistralelor foarte mari, uneori proiectanții au optat pentru magistralele multiplexate. În acest proiect, înloc de a avea adresa și liniile de date separate, sunt 32 de linii de adrese și date împreună. La începutul unei operațiuni pe magistrală, liniile sunt folosite pentru adrese. Apoi, la alt moment de timp, aceleași linii sunt folosite pentru date. Pentru o operațiune de scriere în memorie, de exemplu, înseamnă că liniile de adresă trebuie să fie setate și apoi propagate către memorie înainte ca datele să poată fi puse pe magistrală. Cu linii separate, adresa și datele pot fi puse în același timp. Multiplexând liniile se reduce lățimea de bandă (și costurile), dar rezultă un sistem mai lent. Proiectanții de magistrale trebuie să cântărească cu grijă toate aceste opțiuni înainte de a face o alegere.