


## 1. Comutator electronic cu TECMOS

\* exemplu: structura fizică a unui TECMOS cu canal indus:



- funcționare, caracteristici, parametri:

- ecuațiile lui Sah:

$$i_D = 0 \quad \text{dacă: } v_{GS} < V_p \quad (\text{tranzistor blocat})$$

$$i_D = k \left[ (v_{GS} - V_p) v_{DS} - \frac{v_{DS}^2}{2} \right] \quad \text{dacă: } v_{GS} > V_p; v_{DS} < V_{Dsat};$$

(tranzistor în regiunea liniară);

$$i_D = \frac{k}{2} (v_{GS} - V_p)^2 \quad \text{dacă: } v_{GS} > V_p; v_{DS} > V_{Dsat};$$

(tranzistor în saturație);

$$\text{cu: } V_{Dsat} = v_{GS} - V_p$$

- parametri:

- tensiunea de prag:

- dependentă de tensiunea sursă substrat;

- dependentă de temperatură (mai puțin ca la TBIP);

- se poate controla foarte bine în limite largi prin concentrația de impurități din izolator;

- valori tipice:  $1,5 \div 3V$  ;

- importanță: micșorarea tensiunii de prag  $\rightarrow$  micșorarea tensiunii de alimentare și a puterii disipate;

- factorul de conducție:

$$k = \mu C_{ox} \frac{Z}{L}$$

-  $\mu_n$  mobilitatea purtătorilor de sarcină din canal (electroni);

-  $C_{ox}$  capacitatea specifică a izolatorului,  $pF / mm^2$ ;


-  $L, Z$  - discuție: limitări sus și jos;

## Circuite logice cu TMOS

- $\frac{Z}{L}$  geometria tranzistorului: poate fi  $>1$  sau  $<1$ , în raport de funcția pe care o îndeplinește tranzistorul;
- TEC MOS blocat:
  - $I_{rez}$  foarte mic ( $nA$ ), neglijabil;
  - conductanță foarte mică, neglijabilă;
- TEC MOS în conducție:
  - generator de curent comandat de tensiunea de la intrare;
  - tensiunea reziduală este nulă;
  - rezistența serie pentru tensiuni drenă sursă de valori mici (în jurul originii) este mică, sute de  $\Omega$ ;
- caracteristica de intrare:
  - curent foarte mic,  $I_{int} < 10^{-12} A$ ;
  - rezistența de intrare:  $R_{int} > 10^{12} \Omega$ ;
  - $N_{max}$  - nelimitat.
- regim tranzitoriu:
  - a) comutarea tranzistorului intrinsec – apariția/dispariția canalului la aplicarea unui câmp electric – foarte rapidă – timp de comutare neglijabil față de alți timpi de comutare, viteza de deplasare a purtătorilor în semiconductor;
  - b) comutarea elementelor extrinseci:
    - capacitatea poartă sursă;
    - capacitatea poartă drenă;
    - capacitatea de barieră sursă-substrat și drenă-substrat;
    - capacitățile parazite;
    - toate neliniare, distribuite și dependente și de sarcină.

2. Inversor nMOS cu sarcină rezistivă:

\* schema:



\* caracteristica de transfer:

-  $v_i < V_{pa}$ ,  $v_o = V_{oH} = V_{DD}$ ;

-  $v_i > V_{pa}$ ; T în saturație:  $i_{R_d} = i_{D_a}$ :

$$\frac{V_{DD} - v_o}{R_d} = k_a \frac{(v_i - V_{pa})^2}{2} \Rightarrow$$

$$v_o = V_{DD} - k_a R_d \frac{(v_i - V_{pa})^2}{2};$$

- pentru:  $v_i = V_{i1}$ , TMOS trece în zona liniară:  $v_o = V_{i1} - V_{pa} = V_{o1}$ ;

$$V_{i1} - V_{pa} = V_{DD} - \frac{k_a R_d}{2} (V_{i1} - V_{pa})^2 \text{ se deduce } V_{i1} \text{ și apoi } V_{o1}.$$

-  $v_i > V_{pa}$ , T în regiunea liniară:  $i_{R_d} = i_{D_a}$ :

$$\frac{V_{DD} - v_o}{R_d} = k_a \left[ (v_i - V_{pa})v_o - \frac{v_o^2}{2} \right] \rightarrow$$

$$v_o = v_i - V_{pa} + \frac{2}{k_a R_d} - \sqrt{\left( v_i - V_{pa} + \frac{2}{k_a R_d} \right)^2 - \frac{2V_{DD}}{k_a R_d}}.$$

\* nivelele logice:

-  $V_{oH} = V_{DD}$ ;

$$V_{oL} = v_o(V_{oH}) = V_{DD} - V_{pa} + \frac{2}{k_a R_d} - \sqrt{\left(V_{DD} - V_{pa} + \frac{2}{k_a R_d}\right)^2 - \frac{2V_{DD}}{k_a R_d}}$$

- prin dezvoltare în serie:

$$V_{oL} \cong \frac{V_{DD}}{k_a R_d (V_{DD} - V_{pa})}$$

- este necesar ca:  $R_d$  cât mai mare și  $k_a$  cât mai mare;

\* marginile de zgomot:

$$MZL = V_i'(-1) - V_{oL}; \quad MZH = V_{oH} - V_i''(-1)$$

$$V_i'(-1) = V_{pa} + \frac{1}{k_a R_d}; \quad V_i''(-1) = V_{pa} - \frac{2}{k_a R_d} + \sqrt{\frac{8}{3} \frac{V_{DD}}{k_a R_d}};$$


- tensiunea de transfer logic rezultă din relația:  $v_o(V_{prL}) = V_{prL}$ ;

- caracteristici de alimentare:

$$I_{DDL} = \frac{V_{DD} - V_{oL}}{R_d} \cong \frac{V_{DD}}{R_d}; \quad I_{DDH} = 0;$$

$$P_d = \frac{V_{DD}^2}{2R_d}; \text{ comentarii.}$$


\* regimul tranzitoriu:



- P1-P2: timp de comutare neglijabil;

## Circuite logice cu TMOS

- P2-P3: T saturat:



$$v_o(t) = V_{DD} - \frac{1}{C_s} i_D t; \quad i_D = k_a \frac{(V_{DD} - V_{pa})^2}{2};$$

- se termină faza când TMOS intră în zona liniară:

$$V_1 = V_{Dsat} = V_{DD} - V_{pa}; \text{ rezultă:}$$

$$t_1 = \frac{C_s V_{pa}}{\frac{k_a}{2} (V_{DD} - V_{pa})^2} = \frac{2C_s}{k_a (V_{DD} - V_{pa})} \frac{V_{pa}}{V_{DD} - V_{pa}} = \tau_a \frac{V_{pa}}{V_{DD} - V_{pa}}$$

$$\text{- constanta de timp: } \tau_a = \frac{2C_s}{k_a (V_{DD} - V_{pa})}$$

- P3-P4: TMOS în zona liniară:

$$i_D = k_a \left[ (V_{DD} - V_{pa}) v_o - \frac{v_o^2}{2} \right] \text{ se neglijează } i_{R_d} :$$

$$C_s \frac{dv_o}{dt} = -k_a \left[ (V_{DD} - V_{pa}) v_o - \frac{v_o^2}{2} \right]$$

$$\frac{k_a}{2C_s} dt = -\frac{dv_o}{2(V_{DD} - V_{pa}) v_o - v_o^2} \text{ se integrează:}$$

$$\frac{k_a}{2C_s} t = - \int_{V_{DD}-V_{pa}}^{v_o} \frac{1}{2(V_{DD} - V_{pa})} \left[ \frac{1}{v_o} + \frac{1}{2(V_{DD} - V_{pa}) - v_o} \right] dv_o$$

$$\frac{k_a}{2C_s} t = -\frac{1}{2(V_{DD} - V_{pa})} \ln \frac{v_o}{2(V_{DD} - V_{pa}) - v_o}$$

## Circuite logice cu TMOS


$$t = \frac{\tau_a}{2} \ln \frac{2(V_{DD} - V_{pa}) - v_o}{v_o};$$

- se deduce simplu:

$$v_o(t) = 2(V_{DD} - V_{pa}) \frac{1}{1 + e^{\frac{2t}{\tau}}} = (V_{DD} - V_{pa}) \left( 1 - \text{th} \frac{t}{\tau} \right)$$

- timpul de comutare  $t_2$  se deduce:

$$v_o(t_2) = 0,1(V_{DD} - V_{pa}) \rightarrow t_2 = \frac{\tau_a}{2} \ln 19 \cong 1,45\tau_a.$$



- comparație pentru diferite posibilități de descărcare a unei capacități;

\* comutarea inversă:

- încărcare prin rezistență fixă (de valoare mare) la sursa de tensiune;


- fenomenele fizice: compararea curenților de descărcare a capacității cu

curentul de încărcare a capacității:  $t_{inc} \gg t_{desc}$ .

$$v_o(t) = V_{DD} + (V_{oL} - V_{DD}) e^{-\frac{t}{R_d C_s}}$$

$$t_f^+ = 2,3 C_s R_d - \text{foarte mare}$$

## 2. Inversorul NMOS cu sarcină TMOS în zona liniară



- apar astfel de scheme în structuri nMOS dinamice;

- se folosesc două surse de tensiune de alimentare;

- tranzistoarele sunt ambele cu canal indus;


- se obține o rezistență dinamică mai mică pentru încărcarea capacității de sarcină;

## Circuite logice cu TMOS

- tranzistorul de sarcină ocupă o suprafață mult mai mică decât rezistența de drenă;
- nivelul logic UNU este fixat de tensiunea de alimentare  $V_{DD}$ ;
- nivelul logic ZERO depinde de geometriile celor două tranzistoare;
- parametrii statici sunt mai buni ca la circuitul precedent;
- s-a folosit ca circuit logic în cazul tranzistoarelor MOS cu canal P la care tensiunea de prag nu putea fi bine controlată, tensiunile de alimentare fiind relativ mari pentru a putea acoperi dispersiile acesteia;
- timpii de comutare sunt comparabili cu cei ai schemei precedente, cu avantajul că, la integrare, suprafața ocupată de acest circuit este mult mai mică decât a celui precedent și, deci, și capacitățile parazite sunt mult mai mici.

### 3. Inversorul NMOS cu sarcină TMOS saturat

\* o schemă mai mult folosită, în special pentru circuite de memorare statică;



- elimină sursa suplimentară;
- tranzistor amplificator; tranzistor de sarcină;

\* caracteristica de transfer:

-  $v_i < V_{pa} = V_p$  - Ta blocat, Ts în zona liniară:

$$- i_{Ds} = \frac{1}{2} (V_{DD} - V_p - V_{oH})^2 \cong 0 \rightarrow$$

$$- V_{oH} = V_{DD} - V_{ps} = V_{DD} - V_p$$

-  $v_i > V_{pa} = V_p$ , Ta deschis la saturație; Ts în saturație:

- egalitatea curenților:

$$k_a \frac{(v_i - V_p)^2}{2} = k_s \frac{(V_{DD} - v_o - V_p)^2}{2}$$

cu notația:  $a^2 = \frac{k_a}{k_s}$ ; rezultă:

## Circuite logice cu TMOS

$$v_o = V_{DD} - V_p - a(v_i - V_p)$$

- caracteristică liniară, cu panta ce reprezintă și amplificarea de tensiune pe care o realizează acest montaj;

-  $v_i > V_{pa} = V_p$ , Ta în zona liniară, Ts în saturație:

$$\frac{k_s}{2} (V_{DD} - V_p - v_o)^2 = k_a \left[ (v_i - V_p)v_o - \frac{v_o^2}{2} \right]$$

- se amplifică cu  $\frac{2}{k_s}$  și se ordonează după puterile lui  $v_o$ ;

$$v_o^2(1 + a^2) - 2v_o \left[ (v_i - V_p)a^2 + (V_{DD} - V_p) \right] + (V_{DD} - V_p)^2 = 0$$

- de aici se deduce simplu  $v_o(v_i)$ ;

- trecerea între cele două zone:

$$V_{i1} - V_{pa} = V_{i1} - V_p = V_{o1}; \text{ se obține:}$$

$$V_{i1} = V_p + \frac{V_{DD} - V_p}{1 + a} = \frac{V_{DD} + aV_p}{1 + a};$$

\* tensiunea corespunzătoare nivelului logic ZERO:

- pentru  $v_i = V_{oH} = V_{DD} - V_p$ , rezultă aproximativ:

$$V_{oL} \cong \frac{(V_{DD} - V_p)^2}{2a^2(V_{DD} - 2V_p)}$$

- comentarii:  $a, V_{DD} \approx V_p$ ;

- semnificația lui  $a = \sqrt{\frac{k_a}{k_s}} = \sqrt{\frac{Z_a L_s}{Z_s L_a}}$ ;

- margini de zgomot statice:

$$V_i'(-1) = V_p;$$

$$V_i''(-1) = V_p + \frac{V_{DD} - V_p}{a^2} \left( \frac{2a}{\sqrt{3}} - 1 \right);$$

- tensiunea de prag logic:

$$V_{prL} = \frac{V_{DD} - V_p + aV_p}{1 + a};$$

\* caracteristici de alimentare:




## Circuite logice cu TMOS

$$I_{DDH} = 0;$$

$$I_{DDL} = \frac{k_s}{2} (V_{DD} - V_p)^2 = \frac{k_a}{2a^2} (V_{DD} - V_p)^2$$

$$P_d = \frac{k_a}{4a^2} V_{DD} (V_{DD} - V_p)^2$$

\* regim tranzitoriu



- comutarea directă: dacă se neglijează curentul tranzistorului de sarcină, descărcarea capacității de sarcină se face prin tranzistorul amplificator, ca la inversorul cu sarcină rezistivă:

- P2-P3, zona de saturație:

$$v_o(t) = v_o(0) - \frac{1}{C_s} i_{Da} t = V_{DD} - V_p - \frac{k_a}{2C_s} (V_{DD} - 2V_p)^2 t;$$

$$v_o(t_{P2P3}) = V_{Dsat a} = V_{GSa} - V_p = V_{oH} - V_p = V_{DD} - 2V_p;$$


$$t_{P2P3} = \frac{2C_s}{k_a (V_{DD} - 2V_p)} \frac{V_p}{V_{DD} - 2V_p} = \tau_a \frac{V_p}{V_{DD} - 2V_p};$$

- P3-P4, zona liniară:

$$v_o(t) = (V_{DD} - 2V_p) \left( 1 - th \frac{t}{\tau_a} \right);$$

$$t_{P3P4} = 1,45 \tau_a$$

- comutarea inversă: tranzistorul amplificator se blochează și capacitatea de sarcină se încarcă prin tranzistorul de sarcină ce funcționează în zona de saturație:



$$C_s \frac{dv_o}{dt} = \frac{k_s}{2} (V_{DD} - V_p - v_o)^2$$

$$t = \frac{2C_s}{k_s} \int_{v_{oL}}^{v_o} \frac{dv_o}{(V_{DD} - V_p - v_o)^2} =$$

$$t \cong \frac{2C_s}{k_s} \int_0^{v_o} \frac{dv_o}{(V_{DD} - V_p - v_o)^2} \text{ sau:}$$

$$t = \frac{2C_s}{k_s(V_{DD} - V_p)} \frac{v_o}{V_{DD} - V_p - v_o} = \tau_s \frac{v_o}{V_{DD} - V_p - v_o};$$

$$\tau_s = \frac{2C_s}{k_s(V_{DD} - V_p)}$$


$$v_o(t) = (V_{DD} - V_p) \frac{t}{t + \tau_s}; \quad v_o(t_{P4P1}) = 0,9(V_{DD} - V_p)$$

$$t_{P4P1} = 9\tau_s; \quad \tau_s = \tau_a a^2; \quad t_{P4P1} \gg t_{P2P4}$$

- comentarii:

- nMOS înlocuit cu nMOS cu canal inițial;
- tranzistoare complementare – CMOS;
- scheme dinamice.

\* structuri logice elementare cu inversoare nMOS:



SAU-NU

ȘI-NU


ȘI-SAU-NU

SAU-NU

ȘI-NU

ȘI-SAU-NU


- circuite de tip buffer:




inversor

neinversor

- poarta de transmisie:



- circuit basculant bistabil:




#### 4. Inversorul NMOS cu sarcină TMOS cu canal inițial

\* generalități:


- tranzistorul de sarcină – cu canal inițial;
- canalul inițial se realizează prin implantare ionică;
- performanțe superioare celorlalte inversoare cu MOS;
- folosit la microprocesorul integrat 4004;

\* schema de principiu și caracteristicile statice ale TMOS cu canal inițial:



- TMOS cu canal inițial este țial este mereu în conducție, la saturație sau în zona liniară;

- caracteristica TMOS cu canal inițial și caracteristicile TMOS amplificator:



caracteristici de ieșire

caracteristica de transfer

- TMOS cu canal inițial este în conducție în saturație sau în zona liniară;
- tranzistoarele sunt caracterizate prin  $V_p^a > 0$ ;  $V_p^s < 0$ ;  $k_a$  și  $k_s$ ;
- tensiunea poartă sursă a TS este nulă;
- tranzistoarele trec prin toate zonele de funcționare;
- caracteristica de transfer are 4 zone în funcție de starea tranzistoarelor:

\* **zona I: Ta blocat, Ts deschis la limită, în zona liniară:**

$$v_i < V_p^a; i_D^s = k_s \left[ -V_p^s (V_{DD} - V_{oH}) - \frac{(V_{DD} - V_{oH})^2}{2} \right] \cong 0;$$

- rezultă:  $V_{oH} = V_{DD}$  (rezultă utilizare bună a tensiunii de alimentare);

\* **zona II: Ta în saturație, Ts în zona liniară:**

$$v_i > V_p^a; i_D^a = i_D^s; \frac{k_a}{k_s} = a^2;$$

$$\frac{k_a}{2} (v_i - V_p^a)^2 = k_s \left[ -V_p^s (V_{DD} - v_o) - \frac{(V_{DD} - v_o)^2}{2} \right] \cong 0;$$

$$v_o = V_{DD} + V_p^s + \sqrt{(V_p^s)^2 - a^2 (v_i - V_p^a)^2}$$

(până la intrarea în saturație a lui Ts);

-  $V_{o1} = V_{DD} + V_p^s$  (tensiunea drenă-sursă devine egală cu valoarea absolută a tensiunii de prag având în vedere că tensiunea poartă-sursă este nulă);

- rezultă:  $V_{i1} = -\frac{V_p^s}{a} + V_p^a$

\* **zona III: Ta în saturație, Ts în saturație:**

- conform SAH, pantă infinită, se poate determina doar tensiunea de intrare, dar nu se poate preciza tensiunea de ieșire:

- tensiunea de prag logic se determina fie ca valoarea limită calculată anterior, fie din egalitatea curenților celor două tranzistoare în saturație;

$$i_D^a = \frac{k_a}{2} (V_{prL} - V_p^a)^2 = \frac{k_s}{2} (-V_p^s)^2 \Rightarrow V_{prL} = -\frac{V_p^s}{a} + V_p^a;$$

observație: tensiunea de prag logic depinde numai de tensiunile de prag ale celor două tranzistoare și de factorul  $a$  și trebuie să aibă o valoare care să asigure

marginii de zgomot statice cât mai mari, deci:  $V_{prL} \rightarrow \frac{V_{DD}}{2}$ ;

**\* zona IV: Ta în zona liniară, Ts în saturație:**

$$v_i > V_{prL};$$

$$i_D^s = \frac{k_s}{2} (V_p^s)^2 = i_D^a = k_a \left[ (v_i - V_p^a)v_o - \frac{v_o^2}{2} \right]$$

$$v_o^2 - 2v_o(v_i - V_p^a) + \frac{1}{a^2} (V_p^s)^2 \rightarrow$$

$$v_o = v_i - V_p^a - \sqrt{(v_i - V_p^a)^2 - \frac{1}{a^2} (V_p^s)^2}$$

- tensiunea corespunzătoare nivelului logic ZERO:

$$V_{oL} = v_o(V_{oH}) = V_{DD} - V_p - \sqrt{(V_{DD} - V_p^a)^2 - \frac{1}{a^2} (V_p^s)^2};$$

valoarea aproximativă:  $V_{oL} \cong \frac{(V_p^s)^2}{2a^2(V_{DD} - V_p^a)}$ ; influența lui  $a$ ;

\* marginile de zgomot statice se deduc conform definițiilor;

\* alegerea parametrilor tranzistoarelor:

- micșorarea ariilor ocupate;
- asigurarea curenților de încărcare a acapacităților de valoare mare;
- timpi de comutare mici și cât mai apropiați ca valoare;
- $V_p^a$  - mică pentru a avea curent mare de descărcare a capacității de sarcină;
- mare pentru a avea margine de zgomot mare;
- se alege  $V_p^a = 0,2V_{DD}$  (la  $V_{DD}$  impuls);
- $|V_p^s|$  - mare pentru a avea curent mare de încărcare a capacității de sarcină;
- mic, pentru  $V_{oL}$  mic;

## Circuite logice cu TMOS

- se alege în așa fel încât curentul maxim al TMOS sarcină să fie egal cu curentul maxim pe care este capabil să-l asigure celălalt tranzistor în saturație (dacă ar avea același factor de conducție):



$-V_p^s = V_{DD} - V_p^a$ , de unde:  $V_p^s = -0,8V_{DD}$ ; rezultă și:  $a \cong 2$  (mult mai bine ca la inversorul precedent unde  $a$  trebuie să fie mai mare decât 5;

\* curenții de alimentare:

$$-I_{DDH} = 0; I_{DDL} = \frac{1}{2}k_s(V_p^s)^2;$$

$$-P_d = \frac{1}{4}k_s(V_p^s)^2 V_{DD} = 0,16k_s V_{DD}^3$$

- observație: dependența de puterea a treia a lui  $V_{DD}$ .

\* regim tranzitoriu:

- comutarea directă:

- descărcare prin curent constant:

$$v_o(t) = V_{DD} - \frac{k_a}{2C_s}(V_{DD} - V_p^a)^2 t;$$

$$t_1 = \frac{2C_s V_p^a}{k_a (V_{DD} - V_p^a)^2} = \tau_a \frac{V_{DD} V_p^a}{(V_{DD} - V_p^a)^2} = 0,31\tau_a \text{ cu:}$$

$$\tau_a = \frac{2C_s}{k_a V_{DD}}$$

- descărcare prin curent variabil:

$$t = \frac{2C_s}{k_a} \frac{1}{2(V_{DD} - V_p^a)} \ln \frac{2(V_{DD} - V_p^a) - v_o}{v_o} \text{ cu:}$$

$$t_2 = \frac{2C_s}{k_a V_{DD}} \frac{V_{DD}}{V_{DD} - V_p^a} \frac{1}{2} \ln 19 = 1,81\tau_a;$$

- durata frontului:  $t_{fHL} \cong 2,12\tau_a$ ;

- timpul de propagare:  $t_{pHL} \cong 1,1\tau_a$ ;

- comutarea inversă:

- încărcare prin  $T_s$  saturat:

## Circuite logice cu TMOS

$$C_s \frac{dv_o}{dt} = \frac{k_s}{2} (V_p^s)^2 \text{ cu } v_o(0) = 0;$$

$$v_o(t) = \frac{k_s}{2C_s} (V_p^s)^2 t;$$

$$v_o(t_3) = V_{DD} + V_p^s \rightarrow$$

$$t_3 = \frac{2C_s}{k_s (V_p^s)^2} (V_{DD} + V_p^s) = \frac{2C_s}{k_s V_{DD}} \frac{k_a V_{DD} (V_{DD} + V_p^s)}{k_s (V_p^s)^2} = 0,31 a^2 \tau_a$$

- încărcare prin Ts în zona liniară:

$$C_s \frac{dv_o}{dt} = \frac{k_s}{2} \left[ -2V_p^s (V_{DD} - v_o) - \frac{(V_{DD} - v_o)^2}{2} \right] \text{ cu condiția}$$

inițială:  $v_o(0) = V_{DD} + V_p^s$ ; rezultă:

$$t = \frac{2C_s}{k_s} \frac{1}{|V_p^s|} \ln \frac{2V_p^s + V_{DD} - v_o}{v_o - V_{DD}};$$


- timpul de încărcare:

$$t_4 = \frac{2C_s}{k_s} \frac{1}{|V_p^s|} \frac{1}{2} \ln 19 = 1,81 a^2 \tau_a$$


- durata frontului crescător:  $t_{fLH} = 2,12 a^2 \tau_a$ .

\* exemple de circuite:

- circuite SAU-NU, Și-NU, ȘI-SAU-NU ca la NMOS



- circuite de tip buffer:



- tranzistoare de trecere.