

Bazele Tehnologice ale Proiectării Logice

Note de curs

Dr.Ing.Mat. ION I. BUCUR

Acest capitol este dedicat legăturilor dintre conceptele teoretice ale algebrelor booleene constituind baza eşafodării procedeele de proiectare logică, pe de-o parte, și tehnologiile industriale care realizează implementarea performantă a respectivelor concepte teoretice.

Sistemele digitale sunt constituite din dispozitive de comutație fiabile, capabile să opereze cu viteze foarte mari, având consumuri mici de putere și care sunt realizabile industrial la scări de miniaturizare de ordinul câtorva zeci de nanometri.

Cu aceste precizări se poate enunța corespondența esențială dintre două domenii, unul teoretic și celălalt tehnologic, care constituie fundamentul ingineriei construcției și arhitecturii calculatoarelor.

Stabilirea celor mai performante tehnologii de realizare ale elementelor din sfera conceptelor teoretice este, neîndoios, elementul cheie fără de care conceptele teoretice ar fi lipsite de aplicabilitate.




Figura 1. Circuit simplu de comutație.
(a) Circuitul cu întrerupătorul deschis.
(b) Circuitul cu întrerupătorul închis.

După aproape o sută de ani de la apariția lucrării lui Boole, în 1938, matematicianul Claude Shannon, care lucra pentru Bell Telephone Laboratories, propune în lucrarea *Symbolic Analysis of Relay and Switching Circuits*, o algebră a comutatorilor destinată analizei și proiectării sistemelor binare discrete.

Comutatorii sunt dispozitive larg răspândite ca utilizare și constituie, generic, blocul constructiv fundamental al calculatoarelor. Cea mai simplă materializare a unui comutator este întrerupătorul electric, larg utilizat în iluminatul electric etc. Un exemplu de utilizare, ușor de reprodus, al unui întrerupător elementar folosind mijloace simple este prezentat în figura 1. Întrerupătorul este utilizat, în acest caz, în scopul conectării unei bec (de mică putere, ori un LED) la o sursă de energie electrică (o baterie, eventual). Atunci când întrerupătorul este închis, curentul parcurge circuitul și aprinde becul (LED-ul). Un astfel de întrerupător se numește întrerupător normal deschis. În cazul în care comutatorul este deschis curentul electric nu parcurge circuitul și becul (LED-ul) este stins. Exemplul are avantajul că asociază acționării

întrerupătorului un efect, imediat observabil, cauzat de închiderea – deschiderea comutatorului, respectiv aprinderea – stingerea becului (LED-ului).

Variabilele algebrelor Boole-ene au două valori, notate simbolic prin 0 și 1. Se asociază întrerupătorului A din figura 1, o astfel de variabilă care să reflecte starea întrerupătorului.

Pentru o mai ușoară urmărire a utilizării întrerupătorului variabila booleană va fi notată tot prin A . Această variabilă va lua valoarea 0 atunci când întrerupătorul este deschis și respectiv 1 atunci când întrerupătorul este închis (Figura 2).




Figura 2. Comutatorul normal deschis.
 (a) Comutatorul deschis, $A = 0$.
 (b) Comutatorul închis, $A = 1$.

În mod similar, becului i se va asocia o variabilă Boole-eană notată Z , care va lua valoarea 0 atunci când becul este stins, respectiv 1 atunci când becul este aprins. Funcționalitatea acestui circuit foarte simplu este reprezentată prin expresia:

$$Z = A.$$

În general, unui întrerupător deschis (circuit întrerupt) i se atribuie valoarea 0, iar unui întrerupător închis (conduce) i se atribuie valoarea 1. Claude Shannon a introdus această asociere în algebrele sale. Valoarea 1 este o stare activă în timp ce valoarea 0 este o stare inactivă.

O stare, în general, este activă atunci când aceasta este condiția producerii unei anumite acțiuni, cum ar fi apariția unui curent electric. Oricărei stări active i se asociază, în general, o stare inactivă.

Între variabilele Boole-ene A și Z există o relație de cauzabilitate, valoarea variabilei A determină valoarea variabilei Z . Această relație, determinată de circuitul în care apar cele două variabile este reprezentată schematic printr-un simbol, așa cum se poate vedea din figura 3.




Figura 3. Simbolul schematic al circuitului simplu din figura 1.

Algebra introdusă de Shannon este o extindere a algebrei logice introduse de Boole. Blocurile funcționale, funcțiile fundamentale ale acestei algebre, ȘI, SAU și NU sunt cele mai convenabile implementări ale acestei algebre.

Primele două funcții admit două sau mai multe variabile, iar cea de-a treia funcție este definită doar pentru o singură variabilă.

(a) Funcția ȘI are valoarea 1 dacă și numai dacă toate variabilele sale (două sau mai multe) au valoarea 1.

Tabelul 1(a).

Definițiile funcțiilor ȘI(x, y)
și ȘI-NU(x, y).

x	y	ȘI(x, y)	ȘI-NU(x, y)
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0

(b) Funcția SAU are valoarea 0 dacă și numai dacă toate variabilele sale (două sau mai multe) au valoarea 0.

Tabelul 1(b).

Definițiile funcțiilor SAU(x, y)
și SAU-NU(x, y).

x	y	SAU(x, y)	SAU-NU(x, y)
0	0	0	1
0	1	1	0
1	0	1	0
1	1	1	0

(c) Funcția NU are valoarea 1 dacă și numai dacă variabila sa (unică) are valoarea 0.

Tabelul 1(c).

Definiția funcției NU(x)

x	NU(x)
0	1
1	0

În tabelul 1 sunt exemplificate succint aceste trei funcții fundamentale, primele blocuri (ȘI și SAU) fiind prezentate, pentru simplitate, doar pentru două variabile. Tot pentru primele două funcții fundamentale s-au ilustrat și complementele acestora.




Figura 4. Două întrerupătoare A și B în serie vor închide circuitul dacă A și B sunt închise.

Prezența complementelor acestor două funcții este datorită disponibilității tehnologice, în general. Tehnologiile actuale pot produce cu foarte bune performanțe (viteză de funcționare, putere disipată, suprafața de implementare etc.) aceste funcții fundamentale complementare.

Ca o aplicație simplă a funcțiilor fundamentale prezentate în tabelul 1 se poate considera o modificare a circuitului simplu din figura 1, înfățișată în figura 4.




Figura 5. Două întrerupătoare A și B în paralel vor închide un circuit dacă A sau B este închis.

Se poate ușor verifica faptul că prin conectarea celor două întrerupătoare A și B în serie, așa ca în figura 4, se implementează o funcție de forma $Z = \mathcal{S}I(A, B)$ așa cum se poate verifica prin tabelul 1(a).

În concluzie, se poate afirma (pentru circuitul din figura 4) că becul se va aprinde dacă și numai dacă ambele comutatoare sunt închise.

Absolut similar, o altă modificare posibilă a circuitului simplu din figura 1 este cea înfățișată în figura 5. De data aceasta cele două întrerupătoare au fost dispuse în paralel, implementând o funcție fundamentală de forma $Z = \mathcal{S}AU(A, B)$.

Acest fapt se poate verifica aproape imediat verificând funcționalitatea descrisă în tabelul 1(b).

Se poate afirma, pentru circuitul din figura 5, că se va aprinde becul dacă:

- doar întrerupătorul A este închis,
- doar întrerupătorul B este închis,
- sunt închise ambele întrerupătoare.

Întrerupătoarele din exemplele precedente au fost toate, *întrerupătoare normal deschise*. Întrerupătorul complementar, *întrerupătorul normal închis*, este prezentat în figura 6.




Figura 6. Întrerupătorul normal închis.

- (a) Întrerupătorul închis, $A = 0$.
 (b) Întrerupătorul deschis, $A = 1$.

Întrerupătoarele normal închise și respectiv normal deschise sunt întrerupătoare simple larg utilizate, între altele, industrial sau domestic în instalații electrice pentru alimentarea unor consumatori cu energie electrică etc.

Se poate remarca o particularitate a schemei din figura 1. Atunci când comutatorul A este deschis, tensiunea nulă care apare la borna comutatorului conectată la sarcină (bec) este datorită conexiunii sarcinii la borna minus a bateriei. Filamentul unui bec stins are o rezistență electrică mică, comparativ situația în care becul este aprins.

Înterupătorul deschis n-a impus o valoare a tensiunii electrice la borna dinspre sarcină. Aceasta a rămas să fie stabilită prin sarcină.




Figura 7. Trei întrerupătoare A , B și C în serie pot prezenta valori logice flotante.

O altă sarcină, în locul becului, capabilă să prezinte o rezistență electrică foarte mare (de ordinul 10^6 Ohmi, sau mai mare), fiind practic o întrerupere a circuitului, va induce acestei borne a întrerupătorului o tensiune flotantă.

Circuitul din figura 7 implementează, prin trei întrerupătoare A , B și C , dispuse în serie, un circuit $\mathcal{S}I$ cu trei variabile $\mathcal{S}I(A, B, C)$. Atunci când toate cele trei întrerupătoare sunt deschise tensiunea electrică la bornele întrerupătorului B este flotantă punct de vedere fizic, ceea ce induce o valoare flotantă și pentru variabila logică B .




Figura 8. Comutatorul.
 (a) Comutatorul deschis, $A = 0$.
 (b) Comutatorul închis, $A = 1$.

Tehnologiile MOSFET pot furniza astfel de exemple practice. Prin urmare, în circuitele de comutație astfel de situații pot introduce valori flotante ale variabilelor logice. Valorile flotante ale variabilelor logice nu sunt admisibile, în circuitele de comutație.

Comutatoarele utilizate în circuitele de comutație sunt alcătuite din două întrerupătoare simple, unul normal închis iar celălalt normal deschis, acționate în paralel, simultan (figura 8). Așa cum se poate remarca, din figura 8, comutatorului i se asociază o variabilă logică A și are două linii de intrare și o linie de ieșire. Liniilor de intrare li se pot aplica valori constante (1 sau 0) dar și variabile logice. Variabila logică A reprezintă acțiunea aplicată comutatorului. În cazul unui comutator acționat mecanic (manual ori printr-un câmp electromagnetic, spre exemplu) în urma acționării poate avea loc schimbarea stării comutatorului.

Comutatorul din figura 8 aduce cu sine o flexibilitate mai mare comparativ cu întrerupătoarele simple și soluționează problema valorilor flotante ale variabilelor logice.




Figura 9. Inversorul logic implementat printr-un comutator.
 (a) Comutatorul deschis, $A = 0, A' = 1$.
 (b) Comutatorul închis, $A = 1, A' = 0$.

Astfel, așa cum se poate observa în figura 9, este foarte simplu de alcătuit schema unui circuit care să implementeze funcția NU (inversorul, Tabelul 1(c)), utilizând doar un singur comutator.




Figura 10. Implementarea funcțiilor fundamentale utilizând comutatoare.
 (a) Implementarea funcției $SA(A, B)$.
 (b) Implementarea funcției $SAU(A, B)$.

Borna de intrare corespunzătoare întrerupătorului normal-închis a fost conectată la linia cu valoare constantă 1, în timp ce cealaltă bornă, corespunzătoare întrerupătorului normal-deschis a fost conectată la linia cu valoare constantă 0. Câtă vreme inversorului, implementat prin comutatorul din figura 9 (a), i se aplică valoarea $A=0$, linia de ieșire a acestuia va fi constant 1, $A'=1$.

Deîndată ce acestui inversor i se va aplica valoarea $A=1$, linia de ieșire a acestuia va fi constant 0, $A'=0$.

Pentru un circuit cu comutatoare, arbitrar, trebuie determinate riguros condițiile prin care se poate determina o cale ce poate să controleze aprinderea - stingerea unui bec ori a unui LED, spre exemplu.

În figura 10 sunt prezentate implementările funcțiilor $\overline{SI}(A, B)$ și $SAU(A, B)$ utilizând comutatoare.

În primii ani în care s-au dezvoltat bazele teoretice ale circuitelor de comutație s-au folosit releele (figura 11) alte dispozitive nefiind disponibile.




Figura 11. Releu electromagnetic.

Releele sunt dispozitive electromecanice funcționând după un principiu foarte simplu. Atunci când bobina cu miez feromagnetic este parcursă de un anumit curent electric ($A=1$), se activează electromagnetul (bobina cu miez electromagnetic) care atrage armătura mobilă și astfel, printr-o mișcare mecanică desface contactul armăturii mobile (C) cu borna NI, închizând contactul armăturii mobile cu borna ND. Armătura mobilă este constituită dintr-o lamelă metalică flexibilă, prevăzută cu un dublu contact (unul spre contactul bornei NI iar celălalt spre contactul bornei ND). Releul din figura 11 este un exemplu tipic de întrerupător normal închis. Un releu poate fi echipat cu mai multe perechi de întrerupătoare fiind destul de simplă implementarea comutatoarelor. Releele funcționează cu tensiuni (U) începând de la câțiva volți (uzual 5V, 12V, 24V) și putând ajunge la câteva zeci de volți sau chiar mai mult (aplicații specifice).



Figura 12 Reprezentarea simbolică a transistoarelor MOS.

- (a) Transistorul NMOS.
- (b) Transistorul PMOS.

Contactele releelor pot suporta, uzual, tensiuni de câteva sute de volți și curenți de ordinul amperilor. Sunt dispozitive cu viteză mică de funcționare (natura electromecanică a comutației, inerția armăturii mobile este direct proporțională cu masa acesteia), cu puteri consumate relativ mari, gabaritele pot fi semnificative și au, în genere, fiabilitate redusă. Sunt înlocuibile prin dispozitive cu semiconductoare.

Din punct de vedere practic, comutatoarele sunt realizabile prin mai multe tehnologii. Inițial au fost implementate prin contactele unor relee, ulterior prin dispozitive termionice (tuburi) iar mai modern prin transistoare (bipolare, MOS).

Tehnologiile bazate pe tuburi sunt mult mai rapide decât releele dar sunt mari consumatoare de putere (putere atât în circuitul anodic dar și pentru filament) și sunt, adesea, nefiabile.

Tehnologiile bazate pe dispozitive semiconductoare au viteze mari de comutație, consum mic de putere, sunt fiabile și sunt miniaturizabile. Inițial s-au folosit cu mult tranzistoarele bipolare. Introducerea transistoarelor MOSFET a făcut posibilă utilizarea pe scară largă și cu costuri accesibile a dispozitivelor de calcul.

Transistorul MOSFET, pe scurt MOS, poate fi un comutator, aproape, ideal.

Un comutator electric ideal trebuie să aibă o rezistență electrică nulă atunci când este închis (căderea de tensiune la bornele comutatorului este zero) și o rezistență electrică foarte mare atunci când este deschis .

Circuitele de comutație MOSFET complementare (CMOS) sunt alcătuite din transistoare MOSFET tipul n (se utilizează prescurtarea NMOS) și transistoare MOSFET tipul p (se utilizează abrevierea PMOS).

În figura 12 sunt prezentate simbolul transistorului NMOS (figura 12.(a)) și respectiv simbolul transistorului PMOS (figura 12.(b)). Un transistor MOSFET are trei terminale notate respectiv D (*Drain*), S (*Source*) și G (*Gate*).




Figura 13. Implementarea unui întrerupător printr-un transistor NMOS.
 (a) Transistorul este blocat (comutator deschis).
 (b) Transistorul conduce (comutator închis).

Polarizat corespunzător transistorul NMOS funcționează ca un întrerupător comandat prin tensiunea aplicată terminalului G .

Astfel, prin aplicarea unei tensiuni pozitive (+3 volți, spre exemplu) între terminalele D și S , transistorul are două stări distincte în funcție de tensiunea aplicată terminalului G (figura 13). Tensiunea pozitivă (+3 volți), în figura 13, este reprezentată simbolic prin "+".

Atunci când se aplică o tensiune coborâtă (0V, spre exemplu) terminalului G , transistorul nu conduce curent între terminalele D și S , fiind un întrerupător deschis între aceste două terminale D și S (figura 13 (a)).

Prin aplicarea unei tensiuni pozitive terminalului G , (3V, spre exemplu) transistorul intră în conducție, rezistența dintre terminalele D și S devine foarte mică, aproape

neglijabilă (figura 13 (b)). În această situație transistorul este echivalent unui întrerupător închis, între terminalele D și S .

Se poate aprecia că acest transistor poate fi considerat un întrerupător (între terminalele D și S) acționat prin tensiunea aplicată terminalului G , atunci când este corect polarizat (așa cum reiese din figura 13).

Este util de reținut faptul că aplicarea unei tensiuni terminalului G are loc, practic, fără curent între acest terminal și celelalte două terminale (D și S) ale transistoarelor MOSFET.




Figura 14. Implementarea unui întrerupător printr-un transistor PMOS.

(a) Transistorul este blocat (comutator deschis).

(b) Transistorul conduce (comutator închis).

Tensiunile de polarizare ale transistorul PMOS pun în evidență o funcționare electrică complementară comparativ cu transistorul NMOS. Funcționarea acestui transistor din punct de vedere logic (întrerupător, între terminalele D și S , comandat prin tensiunea aplicată terminalului G) este înfățișată în figura 14.

Toate dispozitivele active, spre deosebire de rețele electromagnetice, necesită o polarizare a terminalelor care alcătuiesc întrerupătoarele și respectiv comutatoarele.




Figura 15. Inversorul CMOS.

(a) Structura inversorului CMOS.

(b) Comutatorul echivalent pentru $x = 0$.

(c) Comutatorul echivalent pentru $x = 1$.

Faptul că tehnologic, blocurile funcționale ale algebrei comutatorilor, sunt construite fizic constituie rațiunea utilizării acestui aparat matematic. Cel mai simplu bloc funcțional al algebrelor booleene este cel al funcției $NU(x)$. Acest bloc este numit alternativ și *inversor* deoarece valoarea liniei de ieșire este întotdeauna inversa valorii aflate pe linia de intrare.

În figura 15 este prezentată o implementare, în tehnologie CMOS, a inversorului.

Se poate remarca conectarea în serie a celor două transistoare PMOS și respectiv NMOS. Astfel, primul are terminalul S conectat la tensiunea pozitivă de alimentare ($+V_{DD}$ notată prin $+$, în figura 15) în timp ce al doilea are același terminal S conectat la tensiunea de referință (nulul sau masa). Conexiunea terminalelor D ale celor două transistoare constituie linia de ieșire z a inversorului. Cele două terminale G sunt conectate la linia de intrare.




Figura 16. Reprezentarea simbolică a inversorului.
 (a) activ-1-spre-activ-0.
 (b) activ-0-spre-activ-1.

Astfel conectate cele două transistoare constituie un comutator acționat prin variabila booleană x și având linia de ieșire z .

Liniile de alimentare ale circuitului, $+$ (notată și prin $+V_{DD}$) și respectiv linia de potențial nul, masa, vor fi constitui valorile logice 1 și respectiv 0.

Această asociere (tensiunii de alimentare $+$, se asociază valoarea logică 1, iar tensiunii nule se asociază valoarea logică 0), se numește *logică pozitivă*, în timp ce opusa acesteia se numește *logică negativă*.




Figura 17. Poarta $\&$ - NU , CMOS, cu două linii de intrare.
 (a) Structura internă a porții.
 (b) Simbolul IEEE al porții.

Prin aplicarea unei valori logice 0 liniei de intrare x , va face ca transistorul NMOS să devină, între terminalele D și S un contact deschis (transistorul este blocat, nu conduce curent) în timp ce terminalele D și S ale transistorului PMOS vor forma un contact închis (cel două terminale sunt, practic, scurtcircuitate). În consecință, linia de ieșire z va ajunge la potențial $+$, corespunzător valorii logice 1.

Aplicarea unei valori logice 1 liniei de intrare x , va face ca transistorul NMOS să devină, între terminalele D și S un contact închis (cel două terminale sunt, practic, scurtcircuitate) în timp ce terminalele D și S ale transistorului PMOS vor forma un contact deschis (transistorul este blocat, nu conduce curent). Prin urmare linia de ieșire z va ajunge la potențial nul, corespunzător valorii logice 0.

Simbolurile logice ale inversorului sunt prezentate în figura 16.

Implementările blocurilor funcționale $\overline{SI-NU}$ și respectiv $SAU-NU$ sunt foarte intuitiv realizate în tehnologia CMOS.

În figura 17 (a) este prezentată structura implementării în tehnologie CMOS a porții $\overline{SI-NU}$ cu două linii de intrare m și n .

Transistoarele PMOS sunt conectate în paralel, cu terminalele S conectate la linia + și terminalele D conectate la linia de ieșire z .

Transistoarele NMOS sunt conectate în serie, primul (cel comandat prin variabila booleană m) având terminalul D conectat la linia de ieșire iar terminalul S la terminalul D al următorului transistor NMOS. Ultimul transistor NMOS este conectat cu terminalul S la linia de potențial nul.

Perechile de transistoare PMOS – NMOS comandate prin aceeași variabilă booleană constituie secțiunile comutatorilor acestui circuit.

Simbolul IEEE al acestei porți este arătat în figura 17 (b).

Ținând seama de modul de funcționare al transistoarelor NMOS și CMOS, așa cum s-a procedat și la inversorul CMOS, se poate reitera, global, următorul raționament:

- (1) o valoare logică 0 (aproape zero volți) aplicată pe terminalul G al transistoarelor PMOS face ca acestea să formeze un contact cvasi-ideal între terminalele D și S . Aceeași valoare aplicată terminalului G al transistoarele NMOS formează o întrerupere cvasi-perfectă între aceleași terminale (curent extrem mic, practic nul prin transistoarele NMOS).
- (2) O valoare logică 1 (având o tensiune electrică foarte apropiată de tensiunea liniei de alimentare +) face ca transistoarele NMOS să formeze un contact cvasi-perfect între terminalele D și S , în timp ce transistoarele PMOS formează o întrerupere cvasi-ideală între aceleași terminale.

O analiză mai atentă a acestui circuit relevă faptul că sunt suficient de cercetat doar două cazuri, distincte. În primul caz una dintre liniile de intrare are valoarea logică 0 în timp ce cealaltă linie de intrare poate lua o valoare logică arbitrară.

Cel de-al doilea caz presupune că ambele linii de intrare au valoarea logică 1.

Se presupune, pentru început, că una dintre liniile de intrare, fie aceea linia n , are valoarea 0. Cealaltă linie de intrare, m , poate avea o valoare logică arbitrară, 0 sau 1.

În figura 18 (a) și (b) este prezentată modelarea prin comutatori a acestui circuit pentru următoarele atribuiri ale variabilelor Boole-ene m și n :

$$m = 0, n = 0 \text{ și respectiv } m = 1, n = 0.$$

Astfel, o valoare 0 pe linia de intrare n , va avea următoarele implicații:

- Transistorul NMOS, corespunzător liniei de intrare n , care are valoarea logică 0 (practic, potențialul nul), nu va conduce curent și poate fi modelat printr-un întrerupător deschis. Deoarece transistoarele NMOS sunt conectate în serie, o posibilă cale a liniei de ieșire z spre linia de nul este întreruptă. Linia de ieșire nu poate să ajungă în valoarea 0 logic, atâta timp cât una dintre liniile de intrare are valoarea 0 logic.

- Linia de ieșire z poate să ia valoarea logică 1 deoarece transistorul PMOS corespunzător liniei de intrare n va conduce curent. Transistorul respectiv este modelabil printr-un întrerupător închis (scurtcircuit între terminalele D și S ale acestuia). Transistoarele PMOS sunt dispuse în paralel, și conectate între linia de alimentare + și linia de ieșire z , în cazul acestei porți. Din acest motiv, transistorul modelabil printr-un întrerupător închis aduce potențialul liniei de ieșire z , la potențialul liniei de alimentare +. Acest fapt impune ca valoarea logică a liniei de ieșire z să fie 1 logic, în acest caz.




Figura 18. Circuitul echivalent modelat prin comutatoare al circuitului $SI-NU(m,n)$, CMOS.
(a) $m = 0, n = 0$; (b) $m = 1, n = 0$.

Modelarea, acestui circuit, prin comutatoare, pentru atribuirea $m = 1, n = 1$, a variabilelor Boole-ene m și n este prezentată în figura 19.




Figura 19. Modelarea prin comutatoare a circuitului CMOS $SI-NU(m, n)$, pentru valorile $m = 1, n = 1$.

În cazul în care ambele linii de intrare, m și n , au valoarea logică 1, se deduc următoarele implicații:

- Ambele transistoare NMOS vor conduce, comportându-se ca întrerupătoare închise, scurtcircuitând linia de ieșire z la linia de nul; linia de ieșire va avea valoarea logică 0.
- Transistoarele PMOS, conectate în paralel între linia de alimentare + și linia de ieșire z , nu vor conduce curent fiind modelabile prin întrerupătoare deschise (întrerupere, practic, între terminalele D și S ale acestor transistoare).

Este de reținut faptul că transistoarele NMOS, ale acestei porți, sunt conectate în serie,




Figura 20. Poarta ȘI-NU, CMOS, cu linii multiple de intrare.
(a) Structura internă a porții. (b) Simbolul IEEE al porții.

între linia de ieșire z și potențialul nul. Pentru ca linia de ieșire să aibă valoarea logică 0, este necesar să conducă amândouă. Aceasta revine la a spune că, ambele linii de intrare trebuie să ia valoarea logică 1 pentru ca linia de ieșire z să ia valoarea 0.

Creșterea numărului de linii de intrare într-o poartă ȘI-NU implementată în tehnologie CMOS se face, în principiu, prin adăugarea unor perechi de transistoare PMOS - NMOS (PMOS în paralel, față de cele existente) (NMOS în serie, în raport cu cele existente) așa cum se poate vedea din figura 20.

Dar, numărul de linii de intrare într-o poartă CMOS este limitat, de regulă, la opt linii de intrare, uneori chiar mai puține.

Limitarea are cauze multiple printre care este de amintit faptul că rezistența serie a tranzistoarelor NMOS, atunci când acestea conduc, este foarte mică dar deîndată ce numărul de tranzistoare înseriate crește are loc o însumare a acestor rezistențe, suma respectivă nefiind neglijabilă. O altă cauză a limitării numărului de linii de intrare apare din creșterea întârzierii de propagare și din degradarea semnalului logic.




Figura 21. Poarta SAU-NU CMOS cu două linii de intrare.
 (a) Structura internă a porții.
 (b) Simbolul IEEE al porții.

Tradițional, în literatură, pentru numărul de linii de intrare într-o poartă s-a adoptat termenul anglo-american *fan-in*. Astfel, o poartă cu trei linii de intrare are *fan-in* trei.




Figura 22. Modelarea prin comutatori a circuitului SAU-NU, CMOS, cu două linii de intrare.
 (a) $m = 1, n = 1$.
 (b) $m = 1, n = 0$.

Similar, pentru numărul de porți conectabile la ieșirea unei porți s-a adoptat termenul anglo-american *fan-out*. Acest parametru, la rândul său, este limitat din cauza




Figura 23. Modelarea prin comutatoari a circuitului SAU-NU, CMOS, cu două linii de intrare pentru $m = 0$, $n = 0$.

rezistenței nenule, totuși, a ieșirii porților CMOS.

Porțile implementate în tehnologie CMOS prezintă grupări de transistoare în serie și în paralel. Se poate remarca faptul că atunci când transistoarele PMOS sunt conectate în serie, transistoarele NMOS sunt conectate în paralel și vice versa.

Cealaltă poartă fundamentală din această tehnologie, este poarta SAU-NU. Structura acestei porți cu două linii de intrare, m și n , având linia de ieșire z , este înfățișată în figura 21 (a). Simbolul acestei porți, după standardul IEEE, este prezentat în figura 21 (b).

Urmărirea funcționării acestei porți, având în vedere structura sa, ține seama de faptul că sunt relevant de considerat doar două cazuri, din totalul de patru cazuri posibile.

În cazul în care cel puțin una ori ambele linii de intrare, m și n , au valoarea logică 1:

- Unul, cel puțin unul, dintre transistoarele NMOS (*conectate în paralel*) conduce curent. Un astfel de transistor NMOS aflat în conducție este echivalent unui întrerupător, între terminalele D și S , cu contactele închise (scurtcircuit între D și S).
- Cel puțin unul dintre transistoarele PMOS (*conectate în serie*) nu conduce curent, fiind echivalent unui întrerupător deschis (întrerupere între D și S).
- Linia de ieșire z are valoarea logică 0, urmare a faptului că unul dintre transistoarele NMOS (cel puțin unul) este, în acest caz, un întrerupător închis între linia z și linia nulului (valoare logică 0), pe de-o parte, iar dintre cele două transistoare înseriate PMOS cel puțin unul este modelabil printr-un întrerupător deschis, pe de-altă parte (Figura 22).

Dacă ambele linii de intrare, m și n , au valoarea logică 0 atunci:

- Ambele transistoare NMOS, conectate în paralel, sunt blocate, nu conduc curent, fiind echivalente unor întrerupătoare deschise.

- Cele două transistoare PMOS înseriate se deschid și conduc curent, amândouă fiind echivalente unor întrerupătoare închise.
- În consecință, linia de ieșire z va avea valoarea logică 1 (foarte apropiată de +).

În figura 23 este prezentată modelarea prin comutatori a acestui circuit atunci când $m = 0$ și $n = 0$.

Se dovedește, astfel, că poartă logică din figura 21, verifică tabelul de funcției SAU-NU cu două linii de intrare.

Porțile SAU-NU cu intrări multiple sunt realizate prin adăugarea unor alte transistoare PMOS în serie și a unui număr egal de transistoare NMOS, în paralel.

În figura 24 este prezentată structura porții SAU-NU cu multiple linii de intrare, implementată în tehnologie CMOS.

Urmând raționamente similare, celor făcute pentru poarta cu două linii de intrare, verificarea funcționării acestei porți SAU-NU cu linii multiple de intrare este, practic, imediată.

Ca și în cazul porților ȘI-NU implementate în tehnologie CMOS, există o limită practică a numărului de linii de intrare (fan-in) din cauza efectului rezistenței canalului intern $D - S$. Astfel o poartă SAU-NU cu multe linii de intrare va prezenta o




Figura 24. Poarta SAU-NU, CMOS, cu multiple linii de intrare.

(a) Structura internă a porții.

(b) Simbolul IEEE al porții.

creștere a întârzierii porții și va degrada semnalul logic.

Atunci când restricțiile fan-in-ului sunt stânjenitoare se poate utiliza, în general, o structură arborescentă de porți, așa cum se poate urmări în figura 25.




Figura 25. Circuit cu structură arborescentă.

Poarta de transmisie este o componentă specifică tehnologiei CMOS, nefiind întâlnită în tehnologiile bipolare. Această poartă este constituită prin conectarea în paralel a două tranzistoare CMOS complementare. Poarta de transmisie este un dispozitiv de comutație care nu inversează faza semnalului care-l tranzitează. Este un dispozitiv de tranzit guvernate de un semnal specific (notat *Control*) care permite unui semnal logic să tranziteze această poartă. Semnalul *Control* este aplicat asertat pe poarta (*gate*) tranzistorului NMOS și complementat pe poarta tranzistorului CMOS.




Figura 26.
(a) Structura porții de transmisie,
(b) Simbolul porții de transmisie.

Cât timp semnalul *Control* este asertat ($Control = 1$), terminalele *u* și *v* sunt conectate, practic în scurtcircuit (rezistența dintre aceste terminale este neglijabilă). Acest dispozitiv nu amplifică semnalul care-l tranzitează.

Atunci când semnalul *Control* este complementat ($Control = 0$), între terminalele *u* și *v* este, în mod real, întrerupere (rezistența dintre aceste terminale este foarte mare).

Datorită alcătuirii complementare (CMOS) poarta de transmisie introduce o distorsiune minimă asupra semnalului tranzitat (spre deosebire de *tranzistoarele de trecere* dezvoltate anterior).

Circuitele logice alcătuite cu porți de transmisie (eventual și tranzistoare de trecere) constituie, ceea ce se numește în literatura de specialitate, *logica de dirijare*.

Un dispozitiv de comutație care operează prin conectarea și respectiv deconectarea sa într-un circuit logic este numit *circuit cu trei stări*. În cele trei stări sunt incluse cele două stări 0 și 1, în care dispozitivul este conectat și are una dintre aceste două valori pe linia de ieșire. Cea de-a treia stare corespunde deconectării dispozitivului acesta

oferind spre conexiunea cu alte dispozitive o stare de mare impedanță (*Hi-Z*) a liniei sale de ieșire. Atunci când dispozitivul intră în starea de înaltă impedanță se spune că acesta este în stare *flotantă* a tensiunii la ieșirea sa întrucât alte dispozitive, conexe, fixează tensiunea în punctul de conexiune respectiv.

Un astfel de circuit poate să păstreze nealterată inversa faza semnalului de la intrare (figura 27) ori poate s-o inverseze (figura 28). În prima situație se numește circuit *tampon cu trei stări*, iar în cea de-a doua alternativă poartă denumirea de circuit *inversor cu trei stări*.




Figura 27. Structura circuitelor neinversoare cu trei stări și circuitele echivalente ideale corespunzătoare.

- a) Circuit cu controlul activ prin valoarea 1.
- b) Circuit cu controlul activ prin valoarea 0.

Tranzistoarele dispozitivelor cu trei stări în modul *Transfer* funcționează ca și porți de transmisie, astfel încât se facilitează restaurarea nivelului semnalului de intrare (inițial) ceea ce face ca semnalul să fie revigorat în ceea ce privește nivelul de tensiune. În modul *Deconectare* circuitele cu trei stări prezintă o foarte înaltă impedanță izolând dispozitivul de conexiunile externe ale liniei de ieșire (figurile 27 și 28). Circuitele cu trei stări (de acest fel) sunt utilizate, spre exemplu, pentru conectarea unor dispozitive diferite la o aceeași magistrală de date, astfel încât dispozitivele respective să nu se influențeze reciproc. Prin această facilitate mai multe surse de semnal își partajează o singură linie receptoare către care livrează date astfel

încât doar o singură sursă de semnal este activă, în orice moment de timp al funcționării.




Figura 28. Structura circuitelor inversoare cu trei stări și circuitele echivalente ideale corespunzătoare.

- a) Circuit cu controlul activ prin valoarea 1.
- b) Circuit cu controlul activ prin valoarea 0.

Astfel de dispozitive sunt utilizate și pentru ca să dirijeze liniile de ieșire ale unor blocuri de circuite spre anumiți receptori corespunzători funcționalității intenționate – logica de dirijare.

Tabelul 2.

Definițiile funcțiilor $XOR(x, y)$ și $EQV(x, y)$.

x	y	$XOR(x, y)$	$EQV(x, y)$
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

În tabelul 2 este înfățișat tabelul logic al definiției funcțiilor *SAU Exclusiv* (abreviat *XOR*) și *Echivalent* (denumirea abreviată *EQV*) cu două variabile. Așa cum se poate

remarca, din tabele, ambele funcții sunt comutative și asociative. Prin aceste proprietăți se pot deduce tabelele de funcționare pentru trei ori mai multe variabile.




Figura 29. Poarta XOR în tehnologie CMOS.
 (a) Structura funcțională a unei porți XOR.
 (b) Simbolul IEEE al porții XOR.

În figura 29 este înfățișată una dintre versiunile structurii unei porți XOR.




Figura 30. Poarta EQV în tehnologie CMOS.
 (a) Structura funcțională a unei porți EQV.
 (b) Simbolul IEEE al porții EQV.

Se poate remarca faptul că etajul de ieșire este un inversor CMOS clasic care are rolul să formeze corespunzător semnalul de ieșire Z, în structura ambelor porți.

O transformare, a tranzistoarelor CMOS din figura 29 în modelul cu comutatori, urmată de parcurgerea celor patru cazuri posibile va face verificarea structurii funcționale în raport cu definiția acestei funcții (prezentată în tabelul 2).

Figura 30 prezintă o versiune a structurii funcționale a unei porți EQV realizată în tehnologie CMOS. Similar porții XOR, pe diagrama structurii s-a notat prin Z' valoarea determinată prin porțile de transmisie înainte de inversorul CMOS care determină semnalul la ieșire, optimizat din punctul de vedere nivelelor de tensiune tipice tehnologiei CMOS.

Analog cazului porții XOR, se poate translata structura CMOS a porții EQV într-o structură cu comutatori care verifică tabelul de definiție în toate cele patru cazuri distincte ale valorilor liniilor de intrare.

Aceste porți joacă un rol important în verificarea funcționării corecte a blocurilor aritmetice, a blocurilor codurilor detectoare și corectoare de erori, și nu numai.

Probleme propuse

1. Se consideră circuitul logic cu structura CMOS din figura P.01. Determinați:




Figura P.01.

- Modelul cu comutatori al acestui circuit.
- Mulțimea vectorilor de intrare distincți care se pot aplica liniilor de intrare ale acestui circuit și respectiv model.
- Stabiliți tabelul complet al funcționării structurii.
- Identificați funcția realizată de circuitul din figura P.01.




Figura P.02.

2. În figura P.02 este prezentată structura unui circuit CMOS având două linii de intrare notate prin a și b . Linia de ieșire a circuitului este z . Stabiliți:
 - (a) Modelul cu comutatori pentru acest circuit.
 - (b) Mulțimea vectorilor distincți de intrare care se pot aplica acestui circuit.
 - (c) Calculați tabelul complet al funcționării acestui circuit.
 - (d) Determinați expresia liniei de ieșire în raport cu liniile de intrare.

3. Se consideră structura CMOS din figura P.03.




Figura P.03.

Determinați modelul echivalent, cu comutatori, al acestei structuri. Utilizând toate cazurile posibile distincte ale valorilor celor trei linii de intrare a, b și c stabiliți tabelul de funcționare ale structurii.