



UNIUNEA EUROPEANĂ



GUVERNUL ROMÂNIEI



Instrumente Structurale  
2007-2013



# Platformă de e-learning și curriculă e-content pentru învățământul superior tehnic

## Proiectarea Logică

### 04. Clase de circuite combinaționale

CLASE DE CIRCUITE COMBINATIONALE

Tehnologiile utilizate pentru producerea circuitelor integrate prezintă, adesea, particularități proprii tehnologiilor respective. Faptul că aceeași funcție logică poate avea mai multe expresii algebrice are un impact deosebit de util atunci când particularitățile unei tehnologii impun utilizarea unui anumit stil de proiectare.

Dar nu numai tehnologiile aduc în discuție stilurile de proiectare. Se întâmplă, adeseori, să se treuiască să se utilizeze anumite circuite, pentru că sunt acestea sunt disponibile la furnizor sau sunt deja achiziționate, ori pot apare constrângeri, din rațiuni economice, care impun utilizarea unei anumite familii tehnologice de circuite etc.




Figura 1. Circuitul exemplului 1.

**Exemplul 1.** Se consideră funcția următoare:

$$z(p, q, r, s, t, u, v) = psu + ptu + qsu + qtu + rsu + rtu + v.$$

Această funcție este exprimată, deja, în formă minimală printr-o sumă de produse. Implementarea acesteia, utilizând porți ȘI, SAU, necesită șase porți ȘI cu câte trei intrări și o poartă SAU cu șapte intrări, așa cum se poate urmări în figura 1(a). Costul total, în literali, al implementării acestei funcții este 19.

Există posibilitatea ca prin factorizarea expresiei inițiale, a funcției  $z$ , să se obțină o implementare cu un cost mai scăzut:

$$z = (ps + pt + qs + qt + rs + rt)u + v \tag{1}$$

$$z = ((p + q + r)s + (p + q + r)t)u + v \tag{2}$$

$$z = (p + q + r)(s + t)u + v \tag{3}$$

Notând expresiile obținute după cum urmează:

$$w = p + q + r \quad (4)$$

$$x = s + t \quad (5)$$

Expresia (3) se poate rescrie astfel:

$$z = wxu + v \quad (6)$$

În această exprimare algebrică funcția  $z$  necesită doar două porți SAU cu câte două linii de intrare, o poartă SAU cu trei linii de intrare și o poartă ȘI tot cu trei linii de intrare. Costul expresiei (3) este de doar nouă literali (pentru că  $w$  și  $x$  sunt considerați literali independenți, fiind funcții intermediare). Implementarea în formă factorizată a funcției  $z$  este ilustrată în figura 1(b).

Această implementare se numește, generic, *circuit multi-nivel*.

Un astfel de circuit reduce mult numărul de porți și fire (conexiuni) dar, din cauza numărului crescut de nivele logice, timpul de întârziere al circuitului poate fi mai mare, depinzând mult de tehnologia de realizare, comparativ cu implementarea în două nivele ilustrată în figura 1(a).

### 1. Implementarea circuitelor combinaționale utilizând doar porți ȘI-NU ori doar porți SAU-NU

Anumite tehnologii pot produce predilect fie porți ȘI-NU, fie porți SAU-NU. Din acest motiv implementarea unui circuit combinațional utilizând fie doar porți ȘI-NU, fie doar porți SAU-NU constituie o aplicație practică. Este util, în abordarea care urmează, să fie reamintite teoremele DeMorgan:

$$(uv)' = u' + v', \quad (u + v)' = u'v', \quad \text{și}$$

$$u + v = (u'v')', \quad uv = (u' + v')'$$

Utilizând aceste teoreme se poate afirma că o funcție ȘI-NU poate fi implementată printr-o poartă SAU ale cărei intrări sunt inversate (negate). În mod similar o funcție SAU-NU poate fi implementată printr-o poartă ȘI având intrările negate.




Figura 2. Conversia unui circuit ȘI - SAU într-un circuit ȘINU - ȘINU

Se consideră, pentru început, doar circuite exprimate în sume de produse numite, adeseori, circuite ȘI - SAU. Conversia unui astfel de circuit într-un circuit alcătuit exclusiv cu porți ȘINU-ȘINU este prezentată în figura 2.





Figura 3. Conversia unui circuit ȘI-SAU într-un circuit SAU-NU – SAU-NU.

Circuitul inițial, prezentat în figura 2(a) este transformat într-un circuit funcțional echivalent inversând atât ieșirile porților ȘI cât și intrările porții SAU, corespunzătoare (conform  $(w')' = w$ ), așa cum se poate vedea în figura 2(b). În continuare, se poate remarca lesne că o poartă SAU cu intrările negate este echivalentă funcțional cu o poartă ȘI-NU (figura 2(c)).

Conversia unui circuit ȘI – SAU într-un circuit SAU-NU – SAU-NU este prezentată în figura 3.




**Figura 4.** Conversia unui circuit SAU – ȘI într-un circuit SAUNU - SAUNU

Circuitele SAU – ȘI se convertesc utilizând un procedeu similar. Astfel, conversia unui circuit SAU – ȘI într-un circuit format doar cu porți SAU-NU este prezentată în figura 4.

Această conversie transformă, deasemenea, circuitul inițial (figura 4(a)) într-altul funcțional echivalent și are ca procedeu inversarea ieșirilor porților SAU și inversarea intrărilor porții ȘI (figura 4(b)).

Având în vedere că o poartă ȘI cu intrările negate este echivalentă funcțional unei porți SAU-NU, se obține circuitul echivalent constituit doar din porți SAU-NU (figura 4(c)).

Conversia unui circuit SAU-ȘI, simplu, într-un circuit care utilizează exclusiv cu porți ȘI-NU este prezentată în figura 5.



**Figura 5.** Conversia unui circuit SAU – ȘI într-un circuit ȘI-NU – ȘI-NU

Această conversie urmează un procedeu, similar unuia utilizat anterior, prin care în circuitul inițial (prezentat în figura 5(a)) se inversează variabilele de intrare și liniile de intrare în porțile SAU în (figura 5(b)). În continuare, având în vedere că o poartă SAU cu liniile de intrare negate este echivalentă funcțional unei porți ȘI-NU și prin negarea liniei de ieșire a porții z (pentru omogenitatea transformării) se obține conversia finală (figura 5(c)).

Procedeele utilizate pentru circuitele cu două nivele sunt aplicabile și circuitelor multinivel atunci când se intenționează constituirea unor circuite multinivel alcătuite doar din porți având aceeași funcționalitate (ȘI-NU ori SAU-NU).

## 2. Utilizarea decodoarelor și multiplexoarelor

Decodoarele și multiplexoarele sunt circuite combinaționale complexe, realizate integrat, fiind utilizabile și pentru implementarea unor circuite combinaționale arbitrare, altele decât cele pentru care au fost proiectate. Aceste dispozitive sunt circuite integrate pe scara medie (MSI) și pot oferi, pentru proiecte de complexitate mică și medie, soluții surprinzător de eficiente. Datorită complexității funcționale a acestor circuite MSI costul proiectării logice se exprimă prin numărul de capsule utilizate.

Cu cât sunt utilizate mai puține capsule în tehnologia MSI, cu atât este mai performantă proiectarea cu aceste circuite.




Figura 6. Diagrama generală a decodului 74X138.

**Decodoarele.** Acestea mai sunt numite și demultiplexoare, sunt circuite combinaționale având, în principiu,  $n$  linii de intrare și mai multe linii de ieșire. Fiecare linie de ieșire, a unui decod, corespunde unui anumit minterm al spațiului Boole-ean cu  $n$  variabile,  $B^n = \{0, 1\}^n$ .

În figura 6 este prezentat decodul 74x138. Acesta are trei linii de intrare de validare ( $G1$ ,  $G2a$  și  $G2b$ ) și trei linii de intrare de date ( $A$ ,  $B$  și  $C$ ). Liniile de ieșire ale acestui decod sunt notate  $y_0, y_1, \dots$  și  $y_7$ . Acestea sunt active atunci când au valoarea 0. Liniile de validare  $G1$ ,  $G2a$  și  $G2b$  sunt, de asemenea, active atunci când au valoarea 0.

Funcționarea liniilor de ieșire este descrisă de următoarele relații:

$$valid = G1 \cdot (G2a)' \cdot (G2b)', \quad (7)$$

$$y_0' = A' \cdot B' \cdot C' \cdot valid,$$

$$y_1' = A \cdot B' \cdot C' \cdot valid,$$

$$y_2' = A' \cdot B \cdot C' \cdot valid,$$

$$y_3' = A \cdot B \cdot C' \cdot valid,$$

$$y_4' = A' \cdot B' \cdot C \cdot valid,$$

$$y_5' = A \cdot B' \cdot C \cdot valid,$$

$$y_6' = A' \cdot B \cdot C \cdot valid,$$

$$y_7' = A \cdot B \cdot C \cdot valid,$$

(8 – 15)

Atâta timp cât semnalul *valid* are valoarea 0 (ceea ce înseamnă că  $G1 = 0$ ,  $G2a = 1$  și  $G2b = 1$ ) liniile de ieșire, toate, vor fi inactive (au valoarea 1). Atunci când semnalul *valid* are valoarea 1, se activează o singură linie de ieșire corespunzător valorilor liniilor de intrare de date  $A$ ,  $B$  și  $C$ . Astfel, dacă *valid* = 0 și  $A = 1$ , iar  $B = 0$  și  $C = 0$ , este activată linia de ieșire  $y_1$  ( $y_1 = 0$ ), iar toate celelalte linii de ieșire sunt inactive ( $y_i = 1$ , pentru  $i = 0, 2, 3, 4, 5, 6, 7$ ).

Pentru astfel de decod se utilizează notația, generică, decod 3:8. Aceasta este o denumire mult răspândită, și foarte expresivă. În această manieră se pot introduce, generic, decodoare  $n : 2^n$ , unde  $n$  este numărul de linii de date ale decodului generic.

În afara acestui decod există și decodul 74x139, care într-o capsulă cu 16 pini (aceeași capsulă este utilizată și pentru 74x138) conține două decodoare independente de tipul 2 : 4. Fiecare decod 2 : 4 are o linie de intrare de validare unică, separată, activă tot prin valoarea 0.

Pare, într-un fel, neobișnuit faptul că liniile de ieșire sunt active prin valori 0. Atunci când au apărut aceste circuite (din familia MSI) industria circuitelor de comutație era dominată de tehnologia bipolară TTL. O caracteristică intrinsecă a acestei familii de circuite face ca viteza de comutație a circuitelor inversoare (ȘI-NU, spre exemplu) să fie mai mare decât a celor ne-inversoare (ȘI, spre exemplu). Cu

alte cuvinte, aceste circuite decodare erau proiectate să se conecteze, preferențial, la circuite inversoare (ȘI-NU, spre exemplu).

Deoarece orice funcție booleană poate fi exprimată printr-o sumă de mintermi se poate lesne realiza că prin utilizarea unui decodor potrivit ales și a unei porți SAU (presupunând că liniile de ieșire ale decodorului sunt active prin valoarea 1) este fezabilă implementarea respectivei funcții direct printr-o sumă de mintermi corespunzătoare, fără o prealabilă minimizare, în principiu. Deoarece liniile de ieșire sunt active prin valori 0, porțile SAU sunt înlocuite prin porți SAU cu liniile intrare inversate, ceea ce este echivalentul porților ȘI-NU. În tehnologia TTL porțile ȘI-NU erau componenta de bază, având o viteză de comutație superioară.

Mai mult, orice circuit combinațional cu  $n$  linii de intrare și  $m$  linii de ieșire poate fi implementat direct, în principiu printr-un singur decodor, potrivit ales și  $m$  porți ȘI-NU corespunzătoare.

Procedeeul implementării unei funcții booleene printr-un decodor generic și o poartă are drept date de intrare expresia în sumă de mintermi a respectivei funcții. Decodificatorul este ales, ori proiectat, astfel încât să genereze toți mintermiile variabilelor de intrare.

Liniile de intrare ale porții sunt conectate la mintermiile corespunzătoare, după cum este definită funcția.

**Exemplul 2.** Se consideră un circuit sumator pentru un bit având funcționarea descrisă prin următorul tabel de adevăr:


Tabelul 1. Tabelul de adevăr al unui sumator binar cu un rang.

$x$	$y$	$t_i$	$t_e$	$suma$
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Se remarcă faptul că sumatorul pentru un singur rang binar implementează două funcții distincte,  $suma$  și transportul spre rangul superior  $t_e$ . Din tabelul 1 se deduc ecuațiile liniilor de ieșire ale funcțiilor sumatorului:

$$suma(x, y, t_i) = \Sigma m(1,2,4,7),$$

$$t_e(x, y, t_i) = \Sigma m(3,5,6,7).$$



**Figura 7.** Implementarea unui sumator cu un rang utilizând un decodificator și două porți SAU.

În acest exemplu sunt trei variabile de intrare producând în total opt mintermi. În consecință, se alege un decodor generic cu trei linii de intrare de date și opt linii de ieșire - similar celui prezentat anterior, 74x138. Pentru facilitarea înțelegerii exemplului nu vor fi considerate liniile de intrare de validare iar liniile de ieșire vor fi presupuse active prin valoarea 1. Schimbarea valorii active a liniilor de ieșire corespunde, în cazul practic, alegerii unor porți SAU cu intrările negate, echivalente (în fapt) unor porți ȘI-NU.

Implementarea generică este prezentată în figura 7. Decodorul generează toți cei 8 mintermi pentru cele trei linii de intrare  $x, y$  și  $t_i$ .


Poarta corespunzătoare liniei de ieșire  $suma$ , pentru sumatorul boolean cu un rang, calculează disjuncția mintermilor 1, 2, 4 și 7. Poarta corespunzătoare liniei de ieșire  $t_e$ , pentru transportul spre rangul următor, formează disjuncția mintermilor 3, 5, 6 și 7. Mintermul 0 este singurul minterm neutilizat în această aplicație.

În acest exemplu sunt trei variabile de intrare producând în total opt mintermi. În consecință, se alege un decodor generic cu trei linii de intrare de date și opt linii de ieșire - similar celui prezentat anterior, 74x138. Pentru facilitarea înțelegerii exemplului nu vor fi considerate liniile de intrare de validare iar liniile de ieșire vor fi presupuse active prin valoarea 1. Schimbarea valorii active a liniilor de ieșire corespunde, în cazul practic, alegerii unor porți SAU cu intrările negate, echivalente (în fapt) unor porți ȘI-NU.

Implementarea generică este prezentată în figura 7. Decodorul generează toți cei 8 mintermi pentru cele trei linii de intrare  $x, y$  și  $t_i$ .

Poarta corespunzătoare liniei de ieșire  $suma$ , pentru sumatorul boolean cu un rang, calculează disjuncția mintermilor 1, 2, 4 și 7. Poarta corespunzătoare liniei de ieșire  $t_e$ , pentru transportul spre rangul următor, formează disjuncția mintermilor 3, 5, 6 și 7. Mintermul 0 este singurul minterm neutilizat în această aplicație.

Capacitatea de decodare depinde de numărul liniilor de intrare. Numărul liniilor de intrare poate



**Figura 8.** Implementarea unui decodor binar cu 4 linii de date, utilizând decodoare 74x138.

introduce o limitare a utilizării decodoarelor. Atunci când este necesară o extindere a capacității de decodare se pot aplica procedee de conectare, în cascadă, a mai multor decodoare disponibile astfel încât să se obțină un decodor echivalent extins.

**Exemplul 3.** Se consideră proiectarea unui decodor având patru linii de date și 16 linii de ieșire atunci când sunt disponibile doar decodoare 3 : 8.

**Multiplexoarele.** Aceste circuite mai sunt numite, adeseori, selectoare. Aceste dispozitive au două grupuri de linii de intrare și o singură linie de ieșire furnizând valoarea asertată a ieșirii iar, la anumite modele, este furnizată și valoarea complementară a acesteia. Primul grup de linii de intrare sunt numite *linii de date* spre deosebire de cel de-al doilea grup de linii de intrare care sunt numite *linii de selecție*. Valorile binare plasate pe liniile de selecție sunt interpretate drept adresa binară a uneia dintre liniile de date. Astfel, dacă un multiplexor are  $n$  linii de selecție atunci, corespunzător, vor fi  $2^n$  linii de date ale multiplexorului respectiv. Există, deasemenea, o linie de activare sau de validare a liniei de ieșire. Această linie de validare este activă, de regulă, prin valori 0. Atunci când linia de validare are valoarea 1 linia de ieșire are valoarea constantă indiferent de valorile liniilor de date și/sau selecție.




Figura 7. Multiplexor cu 8 linii de date.

Linia de ieșire,  $Y$ , satisface relația:

$$Y = (D_0A'B'C' + D_1A'B'C + D_2A'BC' + D_3A'BC + D_4AB'C' + D_5AB'C + D_6ABC' + D_7ABC)Valid \quad (7)$$

Utilizarea circuitului multiplexor pentru implementarea funcțiilor booleene este sugerată de ecuația (7). Astfel, cu un multiplexor 8:1 se poate implementa orice funcție booleană  $f(u, v, w)$  cu trei variabile. Pentru aceasta este suficient să se atribuie liniilor de date valorile constante 0 sau 1, corespunzătoare funcției respective:

$$D_0 = f(0,0,0), D_1 = f(0,0,1), \dots \text{ și } D_7 = f(1,1,1).$$

Se poate remarca că utilizând același multiplexor 8:1, se poate implementa orice funcție de patru variabile deoarece o funcție de patru variabile  $f(t, u, v, w)$  poate fi scrisă astfel:

$$f(t, u, v, w) = t f(1, u, v, w) + t' f(0, u, v, w) \quad (8)$$

Deoarece  $f(1, u, v, w)$  și  $f(0, u, v, w)$  sunt funcții de trei variabile rezultă că liniilor  $D_i$ ,  $7 \leq i \leq 0$ , li se vor atribui expresii constante ori care depind doar de variabila  $t$ . Deoarece expresiile în variabila  $t$  sunt extrem de simple (sunt doar două expresii netriviiale:  $t$  și  $t'$ ) rezultă că efortul de implementare al unei funcții booleene cu patru variabile printr-un multiplexor 8:1, este minim.

Se poate remarca, în acest sens, că:

- oricare patru funcții de două variabile se pot implementa printr-o singură capsulă conținând patru multiplexoare 2:1,
- oricare două funcții de trei variabile se pot implementa printr-o singură capsulă conținând două multiplexoare 4:1,
- oricare funcție de patru variabile se poate implementa printr-o singură capsulă conținând un multiplexor 8:1 și
- oricare funcție de cinci variabile se pot implementa printr-o singură capsulă conținând un multiplexor 16:1.



Implementarea funcțiilor booleene având mai multe variabile, decât au fost amintite anterior, poate fi făcută, în anumite limite, cu un minim de efort. Abordarea teoretică face uz de o descompunere similară celei din relația (8) dar se factorizează două sau mai multe variabile. Expresiile rezultate în urma factorizării variabilelor se numesc *expresii reziduale* (care urmează să fie implementate la pini liniilor de date ale multiplexorului utilizat).

Aceste expresii reziduale pot fi simplificate utilizând tehnicile cunoscute și apoi utilizând, eventual, un număr mic de porți suplimentare pentru implementarea expresiilor reziduale se obține implementarea dorită.

**Exemplul 3.** Se consideră implementarea funcției majoritate utilizând un multiplexor 4:1. Tabelul de adevăr al funcției majoritate arată astfel:

Tabelul 2. Funcția majoritate.


<i>a</i>	<i>b</i>	<i>c</i>	<i>f</i>	Remarci
0	0	0	0	$ab = 00 \rightarrow f = 0$
0	0	1	0	$ab = 00 \rightarrow f = 0$
0	1	0	0	$ab = 01 \rightarrow f = c$
0	1	1	1	$ab = 01 \rightarrow f = c$
1	0	0	0	$ab = 10 \rightarrow f = c$
1	0	1	1	$ab = 10 \rightarrow f = c$
1	1	0	1	$ab = 11 \rightarrow f = 1$
1	1	1	1	$ab = 11 \rightarrow f = 1$

Din tabelul 2, care descrie funcția majoritate, se poate alcătui un tabel mai aproape de scopul implementării funcției printr-un multiplexor 4:1. Acest tabel arată astfel:

Tabelul 3. Funcția majoritate exprimată convenabil în raport cu multiplexorul 4:1.

<i>a</i>	<i>b</i>	<i>f</i>
0	0	0
0	1	<i>c</i>
1	0	<i>c</i>
1	1	1


Corespunzător tabelului 3 se poate găsi o implementare a funcției majoritate *f* printr-un multiplexor 4:1, așa cum se poate vedea din figura 8.



**Figura 8.** Implementarea funcției majoritate printr-un multiplexor 4 :1.

O altă cale de soluționare a implementării funcțiilor booleene cu un număr mare de variabile este extinderea capacității multiplexoarelor existente, disponibile, prin interconectarea structurată a acestora, obținând astfel multiplexoare cu un număr mare de linii de selecție.

**Exemplul 4.** Un multiplexor 16:1 poate fi realizat, spre exemplu, din cinci multiplexoare 4:1 așa cum se arată în figura 9.



**Figura 9.** Multiplexor 16:1 realizat cu cinci multiplexoare 4:1.

Sunt disponibile, curent, multiplexoare cu 2, 4, 8 și 16 linii de date. Astfel:


- 74x150 este un multiplexor cu 16 linii de date, patru linii de selecție dar având disponibilă linia de ieșire doar complementată. Capsula acestui dispozitiv are 24 de pini. Multiplexoarele următoare au capsulele cu 16 pini.
- 74x151 este un multiplexor cu opt linii de intrare având disponibile ambele faze ale liniei de ieșire.
- 74x153 este un multiplexor cu patru linii de intrare, două asemenea multiplexoare în aceeași capsulă, având liniile de selecție comune dar liniile de validare sunt separate, câte una pentru fiecare multiplexor.
- 74x157 este un multiplexor cu două linii de date și o linie de selecție, sunt patru asemenea multiplexoare într-o capsulă având comune linia de selecție și linia de validare, liniile de ieșire sunt disponibile doar asertate.
- 74x158 este un multiplexor similar cu 74x157 exceptând faptul că liniile de ieșire sunt disponibile doar complementate.

Există multiplexoare având linii de ieșire cu trei stări. La aceste multiplexoare linia de validare forțează linia de ieșire în starea de impedanță ridicată (circuitul apare ca având, practic, linia de ieșire neconectată). Multiplexorul 74x251 este similar cu multiplexorul 74x151 ca mod de conectare la pini capsulei și ca funcționalitate dar liniile de ieșire sunt cu trei stări (atât linia asertată cât și cea complementată). Într-o situație similară sunt multiplexoarele 74x253 și 74x257 versiuni, ale dispozitivelor 74x153 și 74x157, liniile de ieșire având trei stări.

**Exemplul 5.** Se consideră, încă o dată, sumatorul binar cu un singur rang din exemplul 2.


Este o funcție vectorială deoarece implementează atât suma rangului respectiv cât și transportul spre rangul imediat următor. Procedul de proiectare poate fi ilustrat considerând funcția *suma*. Cele două variabile  $x$  și  $y$  sunt conectate, în această ordine, la pini de selecție ai multiplexoarelor 4:1. Linia  $x$  este conectată la pinul  $S_2$  iar linia  $y$  este conectată la pinul  $S_1$ . Valorile liniilor de date sunt determinate din

tabelul de adevăr al sumatorului. Atunci când  $(x,y) = (0,0)$ , ieșirea *suma* este egală cu  $t_i$  deoarece *suma* = 0 când  $t_i = 0$  și *suma* = 1 când  $t_i = 1$ . Din acest motiv trebuie ca variabila  $t_i$  să fie aplicată la pinii  $D_0$  ai ambelor multiplexoare. Într-o manieră similară se determină că pinii  $D_1$ ,  $D_2$  și  $D_3$  aparținând multiplexorului dedicat funcției *suma* au valoarea  $t_i$ . Similar se determină valorile celorlalți pini aparținând multiplexorului care calculează transportul spre rangul următor,  $t_e$ .



**Figura 10.** Implementarea sumatorului cu un rang, utilizând multiplexoare 4 :1.

Circuitele SAU-EX (suma-modulo-2) sunt adesea implementate prin multiplexoare. În figura 11 este prezentată o astfel de implementare, pentru poarta SAU-EX cu două variabile,  $x$  și  $y$ .



**Figura 11.** Implementarea circuitului SAU-EX, utilizând un multiplexor 4 :1.

### Memoriile cu conținut fix

Memoriile cu conținut fix, denumirea anglo-americană fiind *Read Only Memory* (abrevierea fiind ROM), sunt dispozitive matriciale conținând valori binare adresabile printr-un vector de valori binare care conține adresa unei locații. Unei locații  $i$  se asociază, de regulă un vector binar. Inițial memoriile cu conținut fix erau programate în momentul în care erau produse, în fabrică.

Mai nou aceste memorii pot fi programate, eventual re-programate, de utilizator prin mijloace proprii, specifice. Organizarea internă, generică, a unei memorii cu conținut fix este descrisă în figura 11.




Figura 12. Organizarea internă a unei memorii cu conținut fix.

Se consideră o memorie cu conținut fix având 16 384 de biți (16kb) formată dintr-o matrice de 128 x 128 de puncte care sunt sau nu sunt *conductoare*.

Circuitul, așa cum se poate urmări în figura 12, are opt linii de ieșire și 11 linii de adresă în total, fiind organizat în 2 048 de cuvinte de opt biți fiecare (2 kocteți). Pentru fiecare combinație de intrare este generată o combinație de ieșire, în conformitate cu specificațiile utilizatorului.

