



UNIUNEA EUROPEANĂ



GUVERNUL ROMÂNIEI



Instrumente Structurale  
2007-2013



# Platformă de e-learning și curriculă e-content pentru învățământul superior tehnic

## Testarea Sistemelor

### 22. Arhitecturi specifice BIST

## Arhitecturi specifice BIST

În această secțiune vor fi descrise câteva arhitecturi BIST propuse de cercetători și grupuri de dezvoltare hardware.

### 1. Arhitectura *Centralized and Separate Board-Level BIST Architecture (CSBL)*

Arhitectura CSBL a fost introdusă în 1975 de Benowitz și ceilalți și este prezentată în figura 1.

Principalele atribute ale acestei arhitecturi sunt:  
Arhitectură BIST centralizată și separată,  
Nu necesită facilități *Boundary Scan*,  
Circuitul testat poate fi combinațional ori secvențial.




Figura 1. Arhitectura CSBL.

Liniile primare de intrare (LPI), pe durata modului de testare off-line, sunt conduse printr-un dispozitiv *PRPG* (un generator de vectori generați pseudo-aleatori) iar liniile primare de ieșire (LPI) sunt monitorizate prin intermediul unui dispozitiv *SISR* (analizator de semnătură logică cu intrare unică).

Numărul de linii de selecție ale multiplexorului,  $k$ , are expresia  $k = 1 + E(\log_2 m)$ , unde  $E()$  este funcția partea întreagă.

S-a ales un dispozitiv *SISR* în vederea reducerii costurilor circuitelor, teste sunt repetate de  $m$  ori, odată pentru fiecare linie primară de ieșire.

Această arhitectură este cel mai potrivită pentru structurile în bandă de asamblare (*pipeline*) cu un volum limitat de conexiuni reactive ieșire-intrare.

Controlerile implementate prin structuri bazate mașini cu stări finite pot prezenta complexitate ridicată de testare.

Microprocesoarele prezintă o situație de test deosebită ca și complexitate prin această arhitectură.

Arhitectura CSBL necesită un efort extins de simulare în vederea stabilirii numărului de vectori de test astfel încât să se atingă un nivel adecvat al acoperirii defectelor.

## 2. Arhitectura *Built-In Evaluation and Self-Test* (BEST)

Această arhitectură este o aplicație a arhitecturii CSBL proiectată pentru circuitele integrate, așa cum se poate vedea în figura 2.

Logica testată prin această arhitectură este de natură secvențială.

Liniile de intrare în circuitul testat (CUT) sunt conduse printr-un PRPG iar liniile de ieșire sunt comprimate printr-un MISR.

Detaliile comutării între liniile primare de intrare și ieșirea dispozitivului PRPG atunci când sunt aplicate CUT, în mod normal ori în regim de test, nu sunt enunțate.

Fie se utilizează un multiplexor, fie valorile liniilor de intrare primare pot fi întâi încărcate în PRPG și apoi aplicate CUT.




Figura 2. Arhitectura BEST.

Aceleași concepte se aplică și liniilor primare de ieșire. Există atât o versiune dedicată (*embedded*) cât și una separată a acestei arhitecturi.

Dacă liniile primare de intrare ale CUT trec direct în registre iar liniile primare de ieșire sunt conduse prin registre atunci se poate utiliza implementarea dedicată (*embedded*) a acestei arhitecturi BIST.

Aceasta revine la a spune că aceste registre I/E pot fi modificate pentru o utilizare ca dispozitive PRPG și MISR.

Altfel, PRPG și MISR trebuie să fie adăugate la CUT ceea ce conduce la o arhitectură separată. În ultima variantă, dispozitive PRPG și MISR pot fi făcute să fie parte a registrelor *boundary-scan*.

Volumul de logică implementată suplimentar, pentru această arhitectură BEST, este redus.

Ca și la arhitectura precedentă este necesară o simulare extensivă a defectelor pentru determinarea unui echilibru acceptabil între acoperirea defectelor și lungimea testelor.

Pentru anumite circuite această tehnică poate fi inefficientă în ceea ce privește atingerea unui nivel acceptabil de acoperire al defectelor.

### 3. Arhitectura *Random-Test Socket* (RTS)

Arhitectura RTS a fost descrisă de Bardell și McAnney în 1982. Așa cum au precizat autorii acestei arhitecturi, această arhitectură nu este în totalitate, stricto-senso, o arhitectură BIST deoarece circuitele, în întregime, care efectuează testul sunt externe circuitului testat (CUT).

Arhitectura RTS prezentată schematic, în figura 3, are următoarele atribute fundamentale:

- Circuitele de teste sunt distribuite și separate,
- Nu are implementată disciplina *boundary scan*,
- Arhitectura de scan a căilor dispozitivului testat este LSSD.

Testarea are loc astfel:

1. Se inițializează registrele LSFR,
2. Se plasează un vector de test, generat pseudo-aleatoriu, în calea de scan prin încărcarea registrului  $R_2$ .
3. Se generează pseudo-aleatoriu un nou vector de test utilizând registrul  $R_1$ . Aceasta are loc pe durata unui impuls de ceas. Vectorul este aplicat liniilor primare de intrare ale dispozitivului testat (CUT).
4. Se culege răspunsul dispozitivului testat (CUT) la nivelul liniilor primare de ieșire dispozitivului testat prin aplicarea unui impuls de ceas registrului  $R_3$ .
5. Se execută o operație de încărcare paralelă în celule de stocare ale sistemului pentru capturarea răspunsului după aplicarea vectorului de test generat aleatoriu.
6. Se scanează spre exterior datele din calea de scan a dispozitivului testat (CUT) și se comprimă aceste date în registrul  $R_4$ .




Figura 3. Arhitectura BIST *Random-Test Socket* (RTS).

Etapele, pașii din procedeu mai sus enunțat între 2 și 6, sunt repetate până când se atinge un nivel adecvat de acoperire al defectelor ori până când s-a scurs timpul maxim disponibil de testare. Este de remarcat faptul că etapele între 2 și 6 pot fi desfășurate simultan.

Dispozitivului testat (CUT) se consideră că funcționează corect atunci când valorile finale aflate în registrele  $R_3$  și  $R_4$  sunt corecte.

Abordarea testării prin arhitectura RTS poate suferi limitări legate de timpul alocat procesului de testare dar și din rațiuni relative la acoperirea defectelor.

Testarea este inerent lentă, larg consumatoare de timp, deoarece pentru fiecare vector de test generat aleatoriu trebuie să se încarce în întregime calea de scan.

Timpul dedicat testării poate fi micșorat, chiar redus substanțial, prin partiționarea celulelor de stocare în câteva căi de scan.

Dar, această soluție necesită introducerea unor pini de intrare / ieșire suplimentare actualei arhitecturi.

Testarea cu vectori de test generați aleatoriu impune utilizarea unui număr mai mare de vectori de test comparativ cu testarea prin vectori de test generați deterministic.

Volumul de vectori de test este determinat de nivelul impus de acoperire al defectelor, de circuitul propriu-zis dar și de caracteristicile circuitelor LFSR utilizate pentru generarea datelor de test și pentru producerea semnăturilor.

Un nivel ridicat de acoperire al defectelor se soluționează prin creșterea corespunzătoare a numărului de teste.

O soluție eficientă care să mențină în volume mai mici testele este introducerea punctelor de test.

Autorii acestei arhitecturi, Bardell și McAnney, dar și Chen, separat, au arătat în 1986 că acoperirea defectelor poate fi negativ influențată de corelațiile liniare dintre biții generați de registrele LFSR și periodicitatea secvențelor generate de aceste registre.

Astfel, se presupune că registrul LFSR  $R_2$  are perioada  $p$  iar lungimea căii de scan este  $k$  și fie  $k$  divide  $p$ , fie  $p$  divide  $k$ .

Atunci, în primul caz, se poate demonstra că doar  $k/p$  vectori unici pot fi încărcăți în calea de scan.

Pe de altă parte, în al cel de-al doilea caz, se dovedește că există doar  $p/k$  vectori de test distincți.

Din aceste rațiuni este deosebit de important ca niciuna dintre cele două situații să nu aibă loc.

De asemenea, dacă nu se implementează un polinom primitiv atunci nu sunt generați toți vectorii de test.

Există posibilitatea ca unii dintre acești vectori de test, cei negenerați, să fie necesari pentru detecția unor defecte specifice.

Chiar și atunci când  $p \gg k$ , o încărcare completă a căii de scan între fiecare vector de test implică faptul că largi blocuri de logică combinațională din dispozitivul testat (CUT) nu vor fi exhaustiv testate.

#### 4. Arhitectura *Built-In Logic-Block Observation (BILBO)*

O problemă majoră cu anumite arhitecturi BIST constă în faptul că acestea abordează o versiune nepartționată a dispozitivului aflat sub test (CUT).

Aceasta este echivalent cu a remarca faptul că toate liniile de intrare primare sunt grupate laolaltă într-o mulțime, toate liniile primare de ieșire sunt grupate într-o a doua mulțime iar celule de memorie într-o a treia mulțime.

Aceste seturi sunt asociate cu registrele PRPG și MISR. Deoarece numărul de ranguri din aceste registre sunt, de regulă, mari nu este fezabilă abordarea prin tehnici exhaustive ori pseudo-exhaustive.

Un circuit integrat de interes poate avea, în mod curent, peste 100 de pini de intrare și câteva sute de celule de memorie.

O abordare a acestei probleme poate fi considerată prin dispunerea celulelor de memorie în grupuri, numite de regulă registre.

Aceste grupuri corespund unor registre funcționale care se pot regăsi în multe proiecte.

Astfel, se pot întâlni numărătorul de instrucțiuni program, registrul instrucțiunii, acumulatorul și altele.




Figura 4.a. Registrul BILBO cu  $n$  biți.

Arhitectura BILBO, introdusă de Koenemann și colaboratorii săi în anii 1979 și 1980, utilizează aceste aspecte ale registrelor regăsite în multe circuite integrate aflate curent în producție (așa cum se poate vedea în figura 4.a).




Figura 4.b. Modul normal de încărcare paralelă ( $B_1 = B_2 = 1$ ).

În această arhitectură a registrelor linia de ieșire complementată  $Q'$  a unei celule de memorie este conectată printr-o suită de porți NOR și XOR la intrarea de date a următoarei celule de memorie.

Un registru de memorie operează într-unul din cele patru moduri posibile, așa cum este specificat de liniile de control  $B_1$  și  $B_2$ . Atunci când  $B_1 = B_2 = 1$ , registrul BILBO operează în modul normal de încărcare paralelă date (figura 4.b).




Figura 4.c. Modul de funcționare registru de deplasare ( $B_1 = B_2 = 0$ ).

Iar atunci când  $B_1 = B_2 = 0$ , registrul BILBO operează în modul registru de deplasare cu intrarea de scan  $S_i$  (figura 4.c).

De remarcat faptul că datele sunt complementate atunci când intră în registrul de scan. Atunci când  $B_1 = 0$  și  $B_2 = 1$ , toate celule de memorie sunt resetate.

Pentru situația când  $B_1 = 1$  și  $B_2 = 0$ , registrul BILBO este configurat să funcționeze ca și LFSR (figura 4.d) sau, mai precis, să opereze ca un registru MISR.

Dacă  $Z_i$  sunt liniile de ieșire din dispozitivul verificat (CUT), atunci registrul comprimă răspunsul și generează o semnătură.

Iar dacă intrările  $Z_1, Z_2, \dots, Z_n$ , sunt menținute constant la valoarea 0 și valoarea inițială a registrului nu este identic zero, atunci LFSR operează ca un generator de vectori pseudo-aleatori.

Arhitectura de bază BILBO constă din partiționarea circuitului testat într-un set de registre și blocuri de logică combinațională, în care registrele normale sunt înlocuite prin registre BILBO.

Suplimentar, intrările într-un bloc logic  $C$  sunt conduse printr-un registru BILBO  $R_i$  iar ieșirile circuitului combinațional  $C$  pilotează un alt registru  $R_j$ .




Figura 4.d. Modul de funcționare LFSR (test)  
( $B_1 = 1, B_2 = 0$ ).

Se consideră circuitul din figura 5, în care toate registrele sunt *BILBO*-uri. Pentru testarea blocului combinațional  $C_1$ , sunt întâi încărcate registrele  $R_1$  și  $R_2$  cu „sămânță” iar apoi registrul  $R_1$  este poziționat în modul PRPG iar registrul  $R_2$  este poziționat în modul MISR.




Figura 5. Proiectare BIST cu registre BILBO.

Se presupune că liniile de intrare în registrul  $R_1$  sunt menținute în valoarea 0. Circuitul este rulat în acest mod pe durata a  $N$  cicluri de ceas.

Dacă numărul de linii de intrare în circuitul  $C_1$  nu este prea mare, atunci circuitul  $C_1$  este posibil să fie testat exhaustiv (exceptând vectorul cu toate componentele nule).

La sfârșitul acestui proces, numit sesiune de test, conținutul registrului  $R_2$  poate fi scanat în afară și, astfel, verificată semnătura.

În mod analog, se poate testa circuitul combinațional  $C_2$ , prin configurarea registrului  $R_1$  ca MISR iar registrul  $R_2$  ca PRPG.

Astfel, întreg circuitul este testat în două sesiuni.