

Memoria virtuală
- continuare -

Putem folosi scheme de memorii cache cu scrieri simultane doar dacă implementăm bufer-e de memorie (diferența dintre timpul de acces al memoriei cache și cel al memoriei principale este de ordinul zecilor de cicluri)

Sistemele de memorie virtuală trebuie să implementeze scrierea la loc (copy back) – se execută scrieri individuale în pagina de memorie și se copiază această pagină înapoi pe disc, atunci când este înlocuită în memorie.

Va trebui să determinăm dacă o pagină de memorie necesită transferul înapoi atunci când ea este înlocuită în memorie.

Pentru aceasta adăugăm un bit de scriere “dirty bit”. Acest bit inițial 0 va deveni 1 în momentul în care se scrie prima dată în această pagină.

Mărirea vitezei de translatare a adresei


Unde sunt păstrate tabelele de pagini ?

Ce accese la memorie sunt necesare pentru un program ?

Ce principiu putem utiliza pentru mărirea performanței ?

Când este folosită o translatare pentru un număr de pagină virtuală, aceasta va fi probabil necesară din nou în viitorul apropiat. De ce ?

Din aceste considerente, mașinile moderne includ o memorie cache specială care menține evidența translatărilor recente numită **Translation Lookaside Buffer – memorie tampon de translatare cu căutare laterală - TLB**



TLB acționează ca și o memorie cache a tabelului de pagini doar pentru pozițiile acestuia ce au corespondent în paginile fizice

La fiecare referință se va căuta numărul de pagină virtuală din TLB.

Daca avem HIT, numărul paginii fizice este utilizat pentru formarea adresei, iar bitul de referință corespunzător va fi setat. Bitul de scriere va fi setat și în cazul în care procesorul execută o scriere

Dacă avem MISS trebuie determinată cauza: greșeală de pagină sau eșec în TLB.

Cazul 1 – eșec în TLB, deci pagina este în memorie => că translatarea lipsește. UCP-ul va trata eroarea prin încărcarea translatarei din tabelul de pagini în TLB și reluarea referinței.

Cazul 2 – greșeală de pagină, UCP-ul va invoca sistemul de operare folosind o excepție.

Eșecurile în TLB vor fi mult mai frecvente decât greșelile de pagină. **De ce ?**

Eșecurile în TLB vor fi tratate software sau hardware. Ambele metode oferă performanțe similare.

Integrarea memoriilor





Fig 1.

În timp ce memoria cache are corespondență directă, TLB-ul are asociativitate totală. Implementarea asociativității totale pentru TLB necesită ca fiecare marcaj din TLB să fie comparat cu valoarea indexului T deoarece poziția căutată poate fi oriunde în TLB.

Dacă bitul de validare al poziției corecte este setat, accesul la TLB este un succes și numărul de pagină împreună cu deplasarea acesteia formează indexul ce este folosit pentru accesul la memoria cache.

Citirea sau scrierea cu un TLB și o memorie cache – DEC Station 3100



Considerăm ierarhia de memorie din figura 1 ce include:

un TLB

o memorie cache

O referință la memorie poate avea următoarele 3 tipuri de eșecuri:

un eșec al memoriei cache

un eșec al TLB-ului

greșeală de pagină

Memorie cache	TLB	Memorie virtuală	Eveniment posibil ? În ce condiții ?
MISS	HIT	HIT	Posibil, tabelul de pagini nu este niciodată verificat la succes TLB
HIT	MISS	HIT	Eșec TLB, dar poziția este găsită în tabelul de pagini; după reîncărcare, datele se vor găsi în memoria cache
MISS	MISS	HIT	Eșec TLB, poziția este găsită în tabelul de pagini; după reîncărcare datele vor lipsi din cache
MISS	MISS	MISS	Eșec TLB urmat de o greșeală de pagină; după reîncărcare datele trebuie să lipsească din memoria cache
MISS	HIT	MISS	Imposibil: TLB-ul nu poate conține o traducere dacă pagina nu se găsește în memorie
HIT	HIT	MISS	Imposibil:
HIT	MISS	MISS	Imposibil

Exemplul prezentat presupune că adresele de memorie sunt translatate în adrese fizice înainte ca memoria cache să fie accesată => memoria cache este indexată și marcată fizic.

Timpul de acces la memorie (în cazul HIT) = timpul de acces TLB + timp acces memoria cache – accesesele pot fi executate în pipe.

O alternativă la această soluție este aceea ca UCP-ul să indexeze memoria cache cu o adresă parțial/complet virtuală – **MEMORIE CACHE ADRESATĂ VIRTUAL.**

În astfel de implementări, memoria cache este indexată și marcată virtual.

Hardware-ul pentru translatarea adresei (exp. TLB-ul) nu este folosit în timpul accesului normal la memoria cache De ce ?

În cazul unor astfel de implementări, când paginile sunt folosite în comun de către programe, există posibilitatea de suprapunere - **ALIASING**

Protecția folosind memoria virtuală

Funcția cea mai importantă a unei memorii virtuale – ***folosirea de către mai multe procese în comun a memoriei principale.***

Mecanismul de protecție trebuie să asigure:

- un proces nu poate să scrie în spațiul de adrese al altui proces sau în sistemul de operare
- nu trebuie să fie posibilă situația în care un proces citește datele altui proces

Pentru asigurarea acestor cerințe hardware-ul trebuie să ofere:

- trebuie să suporte cel puțin două moduri ce indică dacă procesul executat este un proces al utilizatorului sau un proces al sistemului de operare (kernel process sau supervisor process)
- trebuie să furnizeze o porțiune a stării UCP-ului pe care să o poată citi, dar nu și scrie un proces al utilizatorului – sistemul de operare folosește instrucțiuni speciale oferite doar în modul supervisor
- trebuie să ofere mecanisme prin care UCP poate trece din modul utilizator în cel supervisor și invers

Tratarea greșelilor de pagină și a eșecurilor în TLB

Un eșec TLB apare atunci când nici o poziție în TLB nu corespunde unei anumite adrese virtuale. Putem avea următoarele posibilități:

1. Pagina este prezentă în memorie și trebuie creată poziția lipsă din TLB
2. Pagina nu este prezentă în memorie și trebuie ca SO-ul să prelucereze această situație

Cum stabilim care situație este situația curentă ?

Un eșec TLB poate fi tratat software sau hardware – va trebui o secvență scurtă de operațiuni pentru a copia o poziție validă din tabelul de pagini în TLB.

Excepția cauzată de greșeala de pagină trebuie declarată până la sfârșitul aceluiași ciclu de ceas în care se face accesul la memorie.

CONCLUZII

Memoria virtuală reprezintă numele unui nivel din ierarhia de memorie ce administrează caching-ul dintre memoria principală și unitatea de disc.

Permite unui singur program să își extindă spațiul de adrese în afara limitelor memoriei principale.

Memoria virtuală permite folosirea în comun a memoriei principale de către mai multe procese simultan active oferind mecanisme de protecție a memoriei.

Tehnicile existente pentru administrarea ierarhiei de memorie între memoria principală și unitatea de disc sunt:

1. Folosirea de blocuri de date de dimensiuni mari (pagini) pentru folosirea principiului localizării spațiale
2. Corespondența dintre adresele virtuale și cele fizice – implementată printr-un tabel de pagini – este total asociativă => o pagină virtuală poate fi plasată oriunde în memoria principală.
3. SO-ul folosește LRU sau bitul de referință pentru alegerea paginii care trebuie înlocuită

Mecanismul memoriei virtuale oferă translatarea din adrese virtuale în adrese fizice. Această translatare permite folosirea în comun – în mod partajat – a memoriei principale.

TLB-ul acționează ca o memorie cache pentru translatarea din tabelul de pagini. Fiecare adresă este translatată dintr-una virtuală în una fizică folosind translatarea din TLB.

UNDE POATE FI AMPLASAT UN BLOC DE DATE ?

Amplasarea blocului la nivelul superior al ierarhiei. Avantajul creșterii gradului de asociativitate este acela al scăderii ratei de eșec.

Performanța crește prea puțin în cazul măririi dimensiunii memoriei cache deoarece rata de eșec globală a unei memorii cache de dimensiuni mari este mai redusă.

Dezavantajul schemelor cu asociativitate este dat de costurile crescute și de timpul de acces mai mare.

CUM SE POATE REGĂSI UN BLOC DE DATE ?

Implementarea unui grad înalt de asociativitate în memoriile cache nu este o soluție optimă datorită costurilor comparatoarelor care cresc în timp ce rata îmbunătățirilor ratei de eșec sunt mici.

În sistemele de memorie virtuală se păstrează un tabel separat de corespondență pentru indexarea memoriei. Alegerea asociativității totale și a acestui tabel sunt justificate de 4 factori. Care sunt aceia ?

Schemele de amplasare cu asociativitate parțială sunt folosite pentru memoriile cache și TLB-uri, unde accesul combină indexarea și căutarea într-un set redus de locații.

CE BLOC DE DATE TREBUIE ÎNLOCUIT ÎN CAZ DE MISS PENTRU MEMORIA CACHE ?

În cazul în care memoria este cu asociativitate totală, toate blocurile pot fi înlocuite. Dacă memoria cache este parțial asociativă, trebuie ales între blocurile din set. Dacă avem memorie cu corespondență directă, atunci avem o singură posibilitate de înlocuire.

Strategiile fundamentale de înlocuire sunt: aleatorie și LRU. LRU nu se implementează în ierarhii cu mai mult de 2-4 grade de asociativitate. Pentru restul de ierarhii LRU este doar aproximat.

În memoriile cache algoritmul de înlocuire este codificat în hardware. Odată cu creșterea dimensiunii memoriei cache rata de eșec pentru ambele strategii de înlocuire scade și diferența devine foarte mică.

CE SE ÎNTÂMPLĂ ÎN CAZUL SCRIERILOR ?

Există 2 metode de bază:

Scrierea simultană – informația este scrisă atât în blocul de date din memoria cache cât și în blocul de date din nivelul inferior al ierarhiei.

Scrierea la loc – informația este scrisă doar în blocul din memoria cache. Blocul modificat este scris la nivelul ierarhic inferior doar atunci când este înlocuit.

AVANTAJE pentru scrierea la loc:

- 1. Cuvintele individuale pot fi scrise de procesor la viteza cu care sunt acceptate de către memoria cache și nu de către memoria principală.**
- 2. Scrierile multiple în interiorul blocului necesită o singură scriere în nivelul inferior al ierarhiei de memorie**
- 3. Pentru scrierea blocurilor la nivelul inferior se folosește un transfer de bandă mare.**

AVANTAJE pentru scrierea simultană:

- 1. Eșecurile sunt mai simple și au un cost mai scăzut, deoarece nu necesită scrierea unui bloc la loc în nivelul inferior de memorie**
- 2. Este un sistem mai ușor de implementat în hardware**