



UNIUNEA EUROPEANĂ



GUVERNUL ROMÂNIEI



Instrumente Structurale  
2007-2013



# Platformă de e-learning și curriculă e-content pentru învățământul superior tehnic

## Testarea Sistemelor

### 17. Testarea funcțională fără modele ale defectelor

## Testarea funcțională

Metodele de generare a testelor studiate în cursurile anterioare s-au bazat pe *modelul structural* al unui sistem aflat sub test iar obiectivul acestor metode era producerea testelor pentru defecte structurale de tipul blocajelor sau al scurt-circuitelor. Dar modelele structurale detaliate ale unor circuite complexe nu sunt în general disponibile deoarece nu sunt livrate de producătorii respectivi. Si chiar daca astfel de modele ar fi disponibile, metodele de generare a testelor bazate pe structuri nu ar fi folosibile, actualmente, din cauza complexității deosebite a circuitelor VLSI sau ULSI. In continuare vom examina *metode de testare externă funcțional având la bază modele funcționale* ale sistemelor respective.

### Aspecte fundamentale

Un model funcțional reflectă specificațiile funcționale ale unui sistem și într-o bună măsură este independent de implementarea sa. Din aceste motive testele funcționale deduse dintr-un model funcțional pot fi folosite nu numai în vederea verificării existenței unor defecte fizice, dar și pentru verificarea unei implementări corecte a respectivului sistem. În acest sens să remarcăm că testele deduse dintr-un model structural care reflectă implementarea nu pot aserta când a fost corect implementată o operație și când nu a fost corect implementată.

Obiectivul testării funcționale este *verificarea operării corecte a unui sistem în raport cu specificațiile sale funcționale*. Acest obiectiv poate fi abordat prin două metode distincte. O prima metodă presupune modele ale defectelor funcționale specifice și încearcă să genereze teste ce detectează defecte definite prin modelele respective. Spre deosebire de această primă metodă, a doua metodă nu ține seama de tipurile posibile de funcționare incorectă și încearcă să deducă teste bazate numai pe funcționarea corectă a sistemului. Intre aceste două căi de abordare a problemei există și o a treia ce definește implicit un model al defectului, și care presupune că poate apare orice defect. Testele funcționale ce detectează aproape orice defect se spune că sunt exhaustive, deoarece acestea trebuie să verifice complet funcționarea corectă a sistemului. Din cauza lungimii testelor ce ar rezulta, testarea exhaustivă poate fi aplicată în practică numai la circuite de complexitate redusă. Prin utilizarea unei oarecari cunoașteri asupra structurii sistemului și printr-o ușoară restrângere a universului defectelor garantat detectate, se pot obține *teste pseudo-exhaustive* ce pot fi substanțial mai scurte decât cele exhaustive. In continuare vom examina aceste trei abordări ale testării funcționale:

- (1) testarea funcțională fără modele ale defectelor;
- (2) testarea exhaustivă si pseudoexhaustivă;
- (3) testarea funcțională folosind modele ale defectelor specifice.

## 2. Testarea funcțională fără modele ale defectelor

### 2.1. Metode euristice

Metodele de testare funcționala euristice sau ad-hoc, încearcă să exercite funcțiile sistemului. Spre exemplu, un test funcțional al unui bistabil ar putea cuprinde următoarele:

1. Validarea tranziției din 0 în 1 (setarea) și validarea tranziției din 1 in 0 (resetarea).

## 2. Validarea capacității de păstrare a stării.

Exemplul următor ilustrează o procedură euristică de testare a unui microprocesor.

*Exemplul 1:* Funcționarea unui microprocesor este definită, în general, prin schema bloc arhitecturală împreună cu setul asociat de instrucțiuni. Figura 1 arată diagrama bloc a microprocesorului INTEL 8080. Se va presupune că un testor extern este conectat la magistralele de date, adrese și control ale microprocesorului. Testorul furnizează microprocesorului instrucțiuni de executat și verifică rezultatele.




Figura1. Arhitectura microprocesorului INTEL 8080.

Un test funcțional tipic constă din următorii pași:

1. test al contorului program (*CP*):
  - a. Testorul resetează 8080, aceasta aduce la zero și *CP*.
  - b. Testorul plasează o instrucțiune NOP pe magistrala de date și cere ca 8080 s-o execute repetat. Repetarea execuției instrucțiunii NOP are drept consecință incrementarea *CP* prin toate cele  $2^{16}$  stări. Conținutul registrului *CP* este accesibil pentru verificare pe magistrala de adrese.
2. test al registrelor *H* și *L*:
  - a. Testorul scrie secvențe de 8 biți în *H* și *L* folosind instrucțiunile *MVI* (mută imediat).
  - b. Executând o instrucțiune *PCHL* transferă conținutul registrelor *H* și *L* în registrul *CP*. Aici se folosește faptul că registrul *CP* a fost deja testat în pasul 1. Această secvență de test este repetată pentru toate cele 256 de cuvinte posibile, de 8 biți fiecare.
3. test al registrelor *B, C, D* și *E*:

Intr-o manieră similară, testorul scrie un cuvânt de 8 biți într-un registru *R* din  $\{B, C, D, E\}$ . Apoi *R* este transferat în *CP* via *H* sau *L* (*R* nu poate fi transferat direct în *CP*). Aici se beneficiază de testarea *CP* și *HL* efectuată în pașii 1 și 2. Aceste teste sunt executate pentru toate cele 256 de cuvinte posibile de 8 biți fiecare.

4. testarea pointer-ului stivei (*PS*):  
Registrul *PS* este incrementat și decrementat trecând prin toate stările posibile și accesat via *CP*.
5. testarea registrului *Acumulator*:  
Sunt scrise în *Acumulator*, și apoi citite din acest registru, toate cuvintele posibile. Aceste operații pot fi făcute direct sau prin intermediul registrelor deja testate.
6. testarea unității aritmetico-logice (*UAL*) și a *FLAG*-urilor:  
Acest test încearcă toate instrucțiunile aritmetice și logice. Operanzii sunt furnizați direct sau via registrele deja testate. Rezultatele sunt accesate similar.  
*FLAG*-urile sunt verificate prin instrucțiunile de salt condiționat al căror efect (adresa următoarei instrucțiuni) este observat via registrul *control-program (CP)*.
7. testarea tuturor celorlalte linii de control și instrucțiuni anterior netestate.

O condiție importantă în testarea funcțională a unui micro-procesor este proprietatea de *ortogonalitate* a setului său de instrucțiuni.

Un set de instrucțiuni ortogonal permite ca fiecare operație care poate fi folosită în moduri de adresare diferite să fie executată în orice mod posibil de adresare. Această caracteristică implică faptul că mecanismele de decodificare ale codului operației și ale calculului adresei sunt independente.

Dacă setul de instrucțiuni nu este ortogonal, atunci fiecare operație trebuie testată pentru toate modurile sale de adresare. Această testare nu este necesară pentru seturile de instrucțiuni ortogonale astfel că pentru astfel de situații secvențele de test sunt semnificativ mai scurte.

### **Abordarea Începe-cu-Puțin (Start-Small)**

Exemplul 1 ilustrează maniera de abordare *Începe-cu-Puțin* a testării funcționale pentru sisteme complexe în care rezultatele testării făcute până la un anumit moment dat sunt folosite în etapele ulterioare ale testării respectivului sistem. În acest mod partea testată a unui sistem este extinsă în fracțiuni bine determinate și de complexitate abordabilă. Aplicabilitatea abordării *Începe-cu-Puțin* depinde de gradul de separare dintre componentele aferente diferitelor instrucțiuni. Obiectivul acestei abordări este simplificarea procesului de localizare a defectelor. În mod teoretic, dacă prima eroare apare în pasul *i* din secvența de test, aceasta înseamnă ca există un defect într-o componentă ce nu a mai fost testată în decursul actualei testări și/sau un defect aferent unei operații testate la pasul *i*.

O tehnică de ordonare a instrucțiunilor unui microprocesor corespunzător metodei de abordare *Începe-cu-Puțin* ține seama de *cardinalitatea* și de *observabilitatea* unei instrucțiuni.

**Cardinalitatea** unei instrucțiuni se definește ca fiind numărul de registre accesate pe durata fazei de execuție a unei instrucțiuni (adică după faza de extragere și decodificare). Astfel instrucțiunea NOP care are numai faza de extragere și decodificare, are cardinalitatea 0.

**Observabilitatea** unei instrucțiuni arată măsura în care rezultatul operațiilor registru efectuate de instrucțiuni sunt direct observabile la nivelul liniilor primare de ieșire ale microprocesorului.

Instrucțiunile sunt testate în ordinea crescătoare a cardinalității lor. În această manieră instrucțiunile ce afectează mai puține registre sunt testate primele. Printre instrucțiunile cu aceeași cardinalitate se acordă prioritate acelor care au o observabilitate mai mare.

### **Problema acoperirii defectelor fizice**

Problema majoră a testării funcționale euristice este necunoașterea calității testelor funcționale. În adevăr, fără un model al defectului este extrem de dificil de dezvoltat o măsură riguroasă a calității testării.

În consecință o chestiune importantă este când anume un test funcțional dedus euristic, realizează o bună detecție a defectelor fizice. În cazurile în care este disponibilă o descriere structurală de nivel coborât privitor la implementarea sistemului, experiența a arătat ca nivelul de acoperire al unui test funcțional euristic este posibil să se situeze în plaja dintre 50 și 70 de procente. Deci, în general, astfel de teste nu ating un nivel satisfăcător de acoperire al defectelor fizice, dar pot oferi o bună bază de pornire ce poate fi îmbunătățită pentru a obține un test de o calitate mai ridicată. De reținut că, totuși, modelele structurale de nivel coborât sunt de obicei ne-disponibile pentru sisteme complexe construite integrat.

Măsurile euristice pot fi folosite pentru a estima "completitudinea" unui test în raport cu diagrama de control a sistemului. Aceste măsuri sunt bazate pe monitorizarea activării operațiilor într-un model de tip RTL (*Register Transfer Logic*). Spre exemplu, dacă modelul conține o instrucțiune de felul:

**if  $x$  then operațiunea<sub>1</sub> else operațiunea<sub>2</sub>**

atunci, tehnica aceasta determină dacă testele aplicate fac condiția  $x$  atât adevărată cât și falsă. Un test "*complet*" este necesar să exercite toate ieșirile posibile din blocurile de decizie. O măsură este raportul dintre numărul de ieșiri din blocurile de decizie, executate pe durata testului și numărul total posibil de astfel de ieșiri. O a doua măsură, mult mai complicată, trasează căi de decizie, adică combinații de decizii consecutive. Spre exemplu, dacă instrucțiunea anterioară este urmată de instrucțiunea:

**if  $y$  then operațiunea<sub>3</sub> else operațiunea<sub>4</sub>**

atunci sunt posibile patru căi de decizie de lungime 2, corespunzătoare celor patru combinații de valori ale variabilelor  $x$  și  $y$ . A doua măsură este raportul dintre numărul deciziilor de lungime  $k$  exersate pe durata testului și numărul total posibil de astfel de decizii.

Un aspect important al testării funcționale, adesea neglijat de metodele euristice, este acela al verificării, suplimentare a operațiilor unui sistem, și a faptului că nu au loc și operații neprevăzute. Spre exemplu, suplimentar verificării unui transfer corect al datelor în registrul  $R_1$ , se verifică și faptul că aceleași date nu apar și în registrul  $R_2$ , apariție ce ar constitui o eroare de funcționare. Astfel, verificând numai funcționarea corectă a operației respective - așa cum se întâmplă de regulă în cazul metodelor euristice - este evident departe de a fi suficient.

## 2.2 Testarea funcțională cu diagrame de decizii binare

Diagramele de decizii binare sunt instrumente de modelare funcțională și pot fi folosite și pentru scopuri de testare. Pentru început se va examina o descriere a calculului unei funcții  $f$ , descrise printr-o diagramă de decizie binară.

Se intră în diagramă prin ramura etichetată prin  $f$ . Într-un nod intern  $i$  al diagramei se face bransarea pe ramura din stânga sau din dreapta după cum valoarea variabilei  $i$  este 0 sau 1. *Valoarea de ieșire* a căii urmate de-a lungul traversării diagramei este valoarea obținută la sfârșitul căii. *Paritatea inversiunii* unei căi este numărul modulo-2 de puncte de inversiune întâlnit de-a lungul căii. Pentru o cale de traversare cu valoare de ieșire  $v$  și paritatea inversiunii  $p$ , valoarea funcției  $f$  este  $v+p$  (sumat modulo-2).




Figura 2. Diagrama de decizii binare pentru bistabilul JK.

Exemplul 2: Se consideră diagrama unui bistabil JK și valoarea variabilei  $y$  de-a lungul căii determinate de  $S = 0$ ,  $R = 0$ ,  $C = 1$  și  $q = 1$ :

$$K \oplus 1 = K' \text{ (sumat modulo-2).}$$

O traversare a unei diagrame de decizie binară implică o anumită poziționare a variabilelor de-a lungul căii. Astfel o traversare se spune că definește *un mod de operare* al sistemului (sau dispozitivului) respectiv. O cale a cărei valoare de ieșire este  $x$  denotă un mod de operare incorect, ilegal, în care valoarea ieșirii nu poate fi evaluată. Pentru bistabilul JK din figura 2 poziționarea  $S = 1$  și  $R = 1$  este ilegală.

Fiecare mod (legal) de operare poate fi văzut ca definind un *experiment* de test care partiționează variabilele unei funcții în trei mulțimi disjuncte:

- *variabile fixate*, ale căror valori binare determină calea asociată cu modul de operare;
- *variabile sensizivate*, ale căror valori determină valoarea liniei de ieșire;
- *variabile nespecificate*, ale căror valori nu afectează valoarea liniei de ieșire (valorile acestora sunt notate prin  $x$ ).

Un experiment furnizează o *specificație parțială* a funcției, corespunzător unui mod de operare particular. Diagrama din figura 2 este o reprezentare a funcției  $y = y(S,R,C,q,J,K)$ . O astfel de specificație parțială a acestei funcții poate fi:

$$y(0,0,0,q,x,x) = q.$$

Se poate arăta că mulțimea experimentelor deduse prin traversarea (parcurea) tuturor căilor corespunzătoare unei funcții de ieșire, furnizează o *specificație completă* a funcției respective. Astfel, fiecare combinație posibilă de variabile este acoperită de un experiment și numai de unul singur. În plus, experimentele sunt *disjuncte*, adică fiecare pereche de experimente diferă cel puțin prin valoarea unei variabile fixate.

Anumite diagrame de decizie binară pot conține noduri adiacente, cum ar fi nodurile A și B din figura 3, unde ambele ramuri din A re-converg în B. Se consideră două traversări care implică nodul A, una cu  $A = 0$  și cealaltă cu  $A = 1$ . Evident rezultatele acestor traversări sunt complementare. Atunci se pot combina cele două traversări într-una singură și să se trateze A ca pe o variabilă senzitivă a experimentului rezultat. Fie  $v$  rezultatul traversării cu  $A = 0$ . Rezultatul traversării combinate este  $v+A$  (sumat modulo-2).

S	R	C	q	J	K	y
0	1	x	x	x	x	0
1	0	x	x	x	x	1
0	0	0	q	x	x	q
0	0	1	0	J	x	J
0	0	1	1	x	K	K'

Figura 3. Experimente de testare pentru bistabilul JK.

Un experiment dedus prin traversarea unei diagrame de decizie binară nu este prin acesta un test, ci numai o specificație funcțională parțială pentru un anumit mod de operare. Experimentele pot fi folosite în moduri diferite pentru generarea testelor. Deoarece valoarea ieșirii se va schimba cu orice schimbare a unei variabile senzitive a experimentului, un procedeu mult folosit este generarea tuturor combinațiilor variabilelor senzitive pentru fiecare mod de operare. Dacă variabilele senzitive sunt intrări ale funcției, aceasta strategie tinde să creeze căi *I-E (Intrare-IEșire)* de-alungul cărora multe dintre defectele interne sunt posibil să fie detectate.

Anumite variabile ale unei funcții s-ar putea să nu apară ca fiind senzitive într-un set de experimente. Acesta este cazul, spre exemplu, variabilelor  $S$  și  $R$  în figura 2. În continuare se va examina un procedeu care generează un test în care o ieșire este făcută senzitivă față de o variabilă  $s$ . Principiul este combinarea a două experimente  $e_1$  și  $e_2$ , în care  $s$  este unica variabilă fixată cu valori opuse, iar valorile ieșirii sunt (sau pot fi făcute) complementare. Cu alte cuvinte, avem nevoie de două cai ce diverg într-un nod a cărui variabilă este  $s$  și care conduc la valori complementare ale ieșirilor.

Se reia diagrama din figura 2 și se presupune ca se dorește să se facă  $y$  senzitivă la valoarea variabilei  $S$ . Când  $S = 1$  unicul experiment legal necesită  $R = 0$  și produce  $y = 1$ . Pentru a face  $y$  senzitiv la  $S$  se caută o cale cu  $S = 0$  ce conduce la  $y = 0$ . (Se observă că nu se poate poziționa  $R = 1$ , deoarece  $R$  a fost poziționat la 0.) O astfel de cale necesită  $C$

$= 0$  și  $q = 0$ . Aceasta arată că pentru a face ieșirea senzitivă la valoarea variabilei  $S$ , trebuie mai întâi să se aducă bistabilul în starea zero.

Principalul avantaj al diagramelor de decizie binară este furnizarea unui model funcțional complet și succint al unui sistem (dispozitiv), model de la care pornind se poate deduce cu ușurință un set de experimente corespunzător fiecărui mod de operare al sistemului (dispozitivului).

### 3 Testarea exhaustivă și pseudo-exhaustivă

#### Modelul universal al defectului

Testele exhaustive detectează toate defectele definite de *modelul universal al defectului*. Acest model implicit al defectelor presupune ca este posibil orice defect (permanent), exceptând acele defecte ce măresc numărul de stări din sistem (circuit, dispozitiv). Pentru un circuit combinațional  $C$  ce realizează funcția  $Z(x)$ , modelul universal al defectului face ipoteza ca orice defect  $d$  schimbă doar funcția realizată de circuit, în funcția  $Z_d(x)$ . Singurele defecte neincluse în acest model sunt acelea care transformă circuitul combinațional  $C$  într-un circuit secvențial; scurtcircuiturile ce introduc bucle de reacție și defectele de întrerupere din circuitele CMOS aparțin acestei categorii. Pentru un circuit secvențial modelul universal al defectului presupune că orice defect ce schimbă tabelul de stări nu introduce și stări noi. Se poate observa că modelul universal al defectului introduce o mulțime totală a defectelor (un univers de defecte) care, practic, nu este enumerabilă.

#### 3.1 Circuitele combinaționale

Pentru a testa toate defectele definite de modelul universal al defectului dintr-un circuit combinațional  $C$  cu  $n$  LPI, este necesar să aplicăm toate cele  $2^n$  posibile combinații de intrare (vectori de intrare). Creșterea exponențială a numărului necesar de vectori de test limitează aplicabilitatea practică a acestei metode de *testare exhaustivă* numai la circuite cu cel mult 20 de LPI. În continuare vom examina *metode de testare pseudo-exhaustivă* ce pot testa aproape toate defectele definite de modelul universal al defectului cu un număr de vectori de test, sensibil mai mic decât  $2^n$ .

##### 3.1.1 Circuite parțial-dependente

Fie  $O_1, O_2, \dots, O_m$  linii primare de ieșire ale unui circuit cu  $n$  LPI, și fie  $n_i$  numărul de LPE ce alimentează  $O_i$ . Un circuit în care nici o LPE nu depinde de toate LPI (adică  $n_i < n$ ), se numește *circuit parțial-dependent*. Pentru astfel de circuite testarea pseudo-exhaustivă poate fi realizată prin aplicarea tuturor celor  $2^{n_i}$  combinații la cele  $n_i$  intrări alimentând fiecare LPE  $O_i$ .

##### 3.1.2 Tehnici de partiționare

Tehnicile de testare pseudoexhaustivă descrise anterior nu sunt aplicabile *circuitelor total-dependente*, în care cel puțin o LPE depinde de toate LPI. Chiar pentru circuite parțial-dependente, mărimea unui test pseudo-exhaustiv poate încă să fie prea mare pentru a fi acceptabil în practică. În astfel de cazuri, testarea pseudo-exhaustivă poate fi realizată prin *tehnici de partiționare*.



Principiul este partiționarea unui circuit în *segmente* astfel încât numărul de intrări al fiecărui segment sa fie semnificativ mai mic decât numărul de LPI din circuit. Apoi segmentele sunt exhaustiv testate. Problema principala a acestei tehnici este aceea că, în genere, intrările unui segment nu sunt LPI iar ieșirile unui segment nu sunt LPE. Astfel este necesar un mijloc de control al intrărilor segmentului dinspre LPI și un mijloc de observare al ieșirilor segmentului către LPE. O metoda de realizare a acestui deziderat, numita *partiționarea sensibilizată*, se bazează pe sensibilizarea unor căi dinspre LPI ale circuitului către intrările segmentului și de la ieșirile segmentului către LPE ale circuitului.




Figura 4a. Circuitul exemplului 3.

*Exemplul 3:* Sa consideram circuitul din figura 4a. Se partiționează acest circuit în patru segmente. Primul segment consta din sub-circuitul a căruia ieșire este  $h$ . Celelalte trei segmente constau, respectiv, din porțile  $g$ ,  $x$  și  $y$ .

	$a$	$b$	$c$	$d$	$e$	$f$	$g$	$h$	$x$	$y$
1			0	0	0	1	1	1	1	1
2			0	0	1	1	1	1	1	1
3			0	1	0	1	1	1	1	1
4			0	1	1	1	0	0	0	0
5			1	0	0	1	1	1	1	1
6			1	0	1	1	1	1	1	1
7			1	1	0	1	1	1	1	1
8			1	1	1	1	1	1	1	1

Figura 4b.

Figura 4b arată cei opt vectori necesari pentru testarea exhaustiva a segmentului  $h$  și pentru observarea liniei  $h$  la LPE  $y$ . Deoarece  $h = 1$  este condiția de observare a liniei  $g$  la LPE  $x$ , se poate profita de 5 vectori din 8 în care  $h = 1$  pentru a testa exhaustiv segmentul  $g$  (a se vedea figura 4c).

	$a$	$b$	$c$	$d$	$e$	$f$	$g$	$h$	$x$	$y$
1			0	0	0	1	1	1	1	1
2			0	0	1	1	1	1	1	1
3			0	1	0	1	1	1	1	1
4			0	1	1	1	0	0	0	0
5	0	0	1	0	0	1	0	1	0	1
6	0	1	1	0	1	1	1	1	1	1
7	1	0	1	1	0	1	1	1	1	1
8	1	1	1	1	1	1	1	1	1	1
9			0	1	1	0	0	0	0	0
10			0	0	0	0	0	0	0	0

Figura 4c.

Se adaugă deasemenea vectorii 9 și 10 pentru a completa testul exhaustiv al segmentului  $y$ . Analizând testele aplicate până acum segmentului  $x$ , se poate observa că lipsesc combinațiile în care  $h = 0$ ; acestea pot fi aplicate folosind vectorii 4 și 9. Figura 4d arată setul de test rezultat numărând 10 vectori, comparativ cu  $2^6 = 64$  vectori necesari pentru testarea exhaustivă sau cu  $2^5 = 32$  vectori cât ar fi necesitat testarea pseudoexhaustivă fără partiționare.

	$a$	$b$	$c$	$d$	$e$	$f$	$g$	$h$	$x$	$y$
1			0	0	0	1		1		1
2			0	0	1	1		1		1
3			0	1	0	1		1		1
4	0	0	0	1	1	1	0	0	0	0
5	0	0	1	0	0	1	0	1	0	1
6	0	1	1	0	1	1	1	1	1	1
7	1	0	1	1	0	1	1	1	1	1
8	1	1	1	1	1	1	1	1	1	1
9	0	1	0	1	1	0	1	0	0	0
10			0	0	0	0		0		0

Figura 4d.

Un set de test pseudo-exhaustiv bazat pe partiționarea senzitivizată detectează orice defect care schimbă tabelele de adevăr ale unui segment. Deoarece un circuit poate avea mai multe partiționări posibile, acest model al defectelor depinde, într-o oarecare măsură de alegerea setului de segmente. Partiționarea unui circuit astfel încât mărimea testului pseudoexhaustiv asociat să fie minimală este o problema  $NP$ -completă. De remarcat, în final, că tehnicile de partiționare presupun o cunoaștere a modelului structurii interne a circuitului.

### 3.2 Circuitele secvențiale

Pentru un circuit secvențial, modelul universal al defectului presupune ca orice defect modifica tabele de stări ale circuitului fără să crească numărul de stări ale circuitului. O secvența de intrare care detectează orice defect definit prin acest model, distinge o mașină dată cu  $n$  stări de o altă mașină cu aceleași intrări și ieșiri și cu cel mult  $n$  stări. Existența unei astfel de *secvențe de verificare* este dată de următoarea teoremă:

***Teorema 1.*** Pentru orice mașină secvențială tare conexă  $M$  cu  $n$  stări, există o secvență pereche de intrări-ieșiri care pot fi generate de mașina  $M$ , dar nu pot fi generate de orice altă mașină  $M'$  cu  $n$  sau mai puține stări.

Deoarece generarea unei secvențe de verificare se bazează pe tabelul de stări al unui circuit, aceasta abordare a testării exhaustive este aplicabilă numai circuitelor de mică complexitate. Pe scurt, o secvență de verificare pentru o mașină secvențială constă din următoarele trei faze:

1. inițializarea, adică aducerea mașinii  $M$  într-o stare cunoscută de start;
2. verificarea proprietății că mașina  $M$  are  $n$  stări;
3. verificarea fiecărei intrări din tabelul de stări;

Deducerea unei secvențe de verificare este mult facilitată dacă  $M$  are o *secvență de distingere*. Fie  $Z_i$  secvența de ieșire generată de  $M$ , pornind din starea  $q_i$ , ca răspuns la o

secvența de intrare  $X_D$ . Dacă  $Z_i$  este unica pentru fiecare  $i=1, 2, \dots, n$ , atunci  $X_D$  este o secvență de distingere. (O mașină ce nu are o secvență de distingere se poate modifica, prin adăugarea unei ieșiri, astfel încât să aibă o astfel de secvență.) Importanța secvenței  $X_D$  constă în aceea că prin observarea răspunsului mașinii  $M$  la  $X_D$  se poate determina starea în care se afla  $M$  în momentul aplicării secvenței  $X_D$ .

Verificarea proprietății ca mașina  $M$  are  $n$  stări distincte necesită o secvență de intrări-ieșiri ce conține  $n$  sub-secvențe de forma  $X_D - Z_i$  pentru  $i = 1, 2, \dots, n$ . Se poate folosi acum  $X_D$  pentru a verifica orice intrare din tabela de stări. O tranziție de forma  $N(q_i, x) = q_j, Z(q_i, x) = z$ , este verificată prin două sub-secvențe intrări-ieșiri de forma:

$$X_D X' X_D - Z_p Z' Z_i \quad \text{și} \quad X_D X' X_D - Z_p Z' Z_j.$$

Prima secvență arată că  $X_D X'$  conduce  $M$  din starea  $q_p$  în starea  $q_i$ . Bazându-ne pe aceasta, putem conchide că atunci când se aplică intrarea  $x$  în a doua sub-secvență, mașina  $M$  se găsește în starea  $q_i$ . În final  $X_D$  verifică faptul că  $x$  aduce mașina  $M$  în starea  $q_j$ .

Secvențele care verifică că mașina  $M$  are  $n$  stări distincte și verifică fiecare intrare în tabela de stări pot fi adesea suprapuse pentru reducerea lungimii secvenței de verificare.

#### 4 Testarea funcțională cu modele specifice ale defectelor

##### 4.1 Modele ale defectelor funcționale

Defectele funcționale tind să reprezinte maniera de manifestare a defectelor fizice asupra operării unui sistem modelat funcțional. Un set de defecte funcționale trebuie să fie *realist*, în sensul că o comportare defectuoasă indusă de acestea trebuie, în general, să se potrivească comportamentului defectuos indus de defectele fizice. Un model de defect funcțional se poate considera *bun* dacă testele generate să detecteze defectele care le definește oferă o mare acoperire pentru defectele unice de tip blocaj din modelul structural detaliat al sistemului. (Pentru că nu se cunoaște gradul de comprehensiune al unui model funcțional al defectelor, nu se poate folosi acoperirea defectelor funcționale a unui test ca o măsură semnificativă a calității testului.)

Un model funcțional al defectelor poate fi explicit sau implicit. Un *model explicit* identifică fiecare defect individual, și fiecare defect poate deveni o țintă a generării testului. Pentru a fi util, un model explicit al defectului funcțional trebuie să *definiească un univers al defectelor, rezonabil ca mărime*, astfel încât procesul de generare al testului să fie computațional fezabil. Aceasta spre deosebire de un *model implicit* care identifică clase de defecte cu proprietăți "similare", astfel încât toate defectele din aceeași clasă pot fi detectate prin proceduri similare. Avantajul unui model implicit al defectului este acela că nu reclamă o enumerare explicită a defectelor dintr-o clasă.

##### Defectele de adresare

Multe operații dintr-un sistem numeric se bazează pe decodificarea adresei unei entități precise. Exemple tipice includ de regulă operații de felul acesta:

- adresarea unui cuvânt dintr-o memorie;
- selectarea unui registru în funcție de un câmp al unui cuvânt instrucțiune al unui procesor;
- decodificarea unui cod de operație pentru a determina instrucțiunea ce trebuie executată.

Caracteristica comuna a acestor scheme este folosirea unei adrese de  $n$  biți pentru selectarea uneia dintre cele  $2^n$  entități distincte. *Defectele funcționale ale adresării* reprezintă urmările unor defecte fizice din implementarea hardware a mecanismului de selecție în operarea sistemului. Ori de câte ori entitatea  $i$  trebuie să fie selectată, prezența unui defect de adresare poate conduce la:

- selectarea niciunei entități;
- selectarea entității  $j$  în locul entității  $i$ ;
- selectarea entității  $j$  în plus de entitatea  $i$ .

Mai general, un set de entități  $\{j_1, j_2, \dots, j_k\}$  pot fi selectate în locul sau în plus de entitatea  $i$ .

O trăsătură importantă a acestui model de defect este că obligă procesul de generare a testului să verifice că sunt realizate funcțiile dorite și că deasemenea nu au loc nici un fel de alte operații necerute. Acest aspect fundamental al testării funcționale este adesea pierdut din vedere de metodele euristice.

Defectele de adresare folosite în dezvoltarea modelelor defectelor implicite pentru microprocesoare sunt examinate în cele ce urmează.

#### 4.2 Modele ale defectelor pentru microprocesoare

Într-o primă etapă se vor introduce modelele defectelor funcționale pentru microprocesoare. Procedeele de generare ale testelor folosind aceste modele ale defectelor vor fi prezentate într-o etapă ulterioară.

##### Modele graf pentru microprocesoare

În vederea generării unui test funcțional, un microprocesor poate fi modelat printr-un graf bazat pe arhitectura sa și pe setul de instrucțiuni respectiv. Fiecare registru accesibil de către utilizator este reprezentat de un nod în graf. Două noduri suplimentare, etichetate IN și OUT, reprezintă conexiunile dintre microprocesor și mediul exterior; în mod normal acestea sunt magistralele de date, adrese și control care conectează microprocesorul la memorie și la dispozitivele de I/E. Atunci când microprocesorul este testat, testorul controlează nodul IN și observă nodul OUT. Un arc în graf dintre nodul A și nodul B arată că există o instrucțiune a cărei execuție implică un transfer al informației de la nodul A la nodul B.

Exemplul 4: Să considerăm un microprocesor ipotetic cu următoarele registre:

- A      acumulator;
- PC     contorul program;
- SP     pointer-ul stivei, conținând adresa vârfului stivei;
- R1     registrul de uz general;
- R2     registrul de lucru;
- SR - registrul subrutinelor, conținând adresa de întoarcere (se presupune că nu este folosită imbricarea apelurilor de subrutine);
- IX - registrul index.

Figura 5 arată modelul graf al acestui microprocesor. Tabelul din figura 6 ilustrează corespondența dintre anumite instrucțiuni ale microprocesorului și arcele din graf. (notația (R) semnifică conținutul locației de memorie adresată de registrul R.) De

remarcat faptul ca un arc în graf poate corespunde mai multor instrucțiuni și ca o instrucțiune poate crea mai multe arce în graf.




Figura 5. Modelul graf al unui microprocesor.

Instrucțiune	Operație	Arc(e)
MVI R, a $R \in \{A, R1, SP, IX\}$	$R \leftarrow a$	$IN \rightarrow R$
MOV Ra, Rb $R \in \{A, R1, SP, IX\}$	$Ra \leftarrow Rb$	$Ra \rightarrow Rb$
ADD A,R1	$A \leftarrow A+R1$	$A \rightarrow A$ $R1 \rightarrow A$
JMP a	$PC \leftarrow a$	$IN \rightarrow PC$ $PC \rightarrow OUT$
ADD A,(IX)	$A \leftarrow A+(IX)$	$IX \rightarrow AUT,$ $IN \rightarrow A,$ $A \rightarrow A$
CALL a	$SR \leftarrow PC,$ $PC \leftarrow a$	$PC \rightarrow SR$ $IN \rightarrow PC$ $PC \rightarrow OUT$
RET	$PC \leftarrow SR$	$SR \rightarrow PC$ $PC \rightarrow OUT$
PUSH R, $R \in \{A, R1\}$	$SP \leftarrow R$ $SP \leftarrow SP+1$	$SP \rightarrow AUT$ $R \rightarrow AUT$ $SP \rightarrow SP$
POP R $R \in \{A, R1\}$	$SP \leftarrow SP-1$ $R \leftarrow (SP)$	$SP \rightarrow SP$ $R \rightarrow OUT$ $IN \rightarrow R$
INCR R $R \in \{A, SP, IX\}$	$R \leftarrow R+1$	$R \rightarrow R$
MOV (IX),R $R \in \{A, R1\}$	$(IX) \leftarrow R$	$IX \rightarrow AUT$ $R \rightarrow OUT$

Figura 6. Setul de instrucțiuni al microprocesorului.

### Clase de defecte

Defectele care afectează operarea corectă a unui microprocesor pot fi împărțite în următoarele clase:

1. defecte de adresare ce afectează funcția decodificare - registru;

2. defecte de adresare ce afectează funcția decodificare - instrucțiune și secvențiere - instrucțiune;
3. defecte ale funcției de memorare - date (stocare - date);
4. defecte ale funcției manipulare - date;
5. defecte ale funcției transfer - date.

Modelul global al defectelor pentru un microprocesor permite un număr arbitrar de defecte dar dintr-o singura clasa de defecte, clasa aflata printre cele enumerate anterior.

#### 4.2.1 Modelul defectului pentru funcția decodificare-registru

Se notează decodificarea (selecția) unui registru  $R$  prin funcția  $f_D(R)$  a cărei valoare libera de defecte este  $R$  pentru orice registru al microprocesorului. Ori de câte ori o instrucțiune accesează un registru  $R$ , defectul de adresare ce afectează funcția decodificare-registru conduce la una dintre următoarele urmări:

1. Nu se accesează nici un registru.
2. Se accesează un set de registre (ce poate include sau nu și registrul  $R$ ).

Primul caz este reprezentat prin  $f_D(R) = i$ , unde  $i$  reprezintă un registru inexistent. În acest caz o instrucțiune care încearcă să scrie în registrul  $R$  nu va modifica deloc conținutul acestuia iar o instrucțiune ce va încerca să citească conținutul registrului  $R$  va recupera un vector UNU sau ZERO (depinzând de tehnologie), independent de conținutul registrului  $R$ ; un vector UNU (ZERO) este un vector cu toți biții 1 (0).

În al doilea caz  $f_D(R)$  reprezintă setul de registre accesat eronat. În această situație o instrucțiune ce va încerca să scrie data  $d$  în registrul  $R$  va scrie  $d$  în toate registrele din  $f_D(R)$ , iar o instrucțiune ce va încerca să citească conținutul registrului  $R$  va recupera un SAU ori un ȘI la nivel de bit (depinde de tehnologie) al conținuturilor registrelor selecționate eronat.

*Exemplul 5:* Pentru microprocesorul din exemplul 4 se consideră defectul  $f_D(R) = i$ . Instrucțiunea CALL  $a$  va face un salt corect la  $a$ , dar nu va salva adresa de Întoarcere În SR. Acest defect va fi detectat prin executarea instrucțiunii RET, deoarece În acel moment va fi încărcat în PC un vector ZERO sau UNU.

Defectul  $f_D(R2)=R1$  va cauza instrucțiunii MOV  $R2,R1$  să se comporte ca o instrucțiune NOP, iar instrucțiunea MOV  $A,R1$  va avea drept rezultat transferarea conținutului registrului  $R1$  în registrul  $A$ . În prezenta defectului  $f_D(R2) = \{R1, R2\}$ , instrucțiunea MOV  $R2, R1$  se executa corect, dar MOV  $A, R2$  va transfera  $R1$ " $R2$  În  $A$ , unde " este notația pentru operația SAU ori SI la nivel de bit. ~

De remarcat ca un defect ce cauzează  $f_D(R_i) = R_j$  și  $f_D(R_j) = R_i$  nu afectează operarea corectă (deoarece re-etichetează numai cele doua registre); astfel de defect nu este detectabil.

#### 4.2.2 Modelul defectului pentru funcția decodificare-instrucțiune și pentru funcția secvențiere - instrucțiune

##### Modelul microprogramat pentru execuția instrucțiunii

O instrucțiune poate fi văzută ca o *secvență de microinstrucțiuni*, în care *fiecare microinstrucțiune consta dintr-un set de micro-ordine* care sunt executate în paralel. Micro-ordinea reprezintă operații elementare de transfer-date și manipulări-date; adică acestea constituie elementele de construcție de bază ale setului de instrucțiuni. Acest

*model microprogramat* este un model abstract, aplicabil indiferent cum este realizat microprocesorul.

Spre exemplu, instrucțiunea  $ADD\ A,R1$  poate fi privită ca o secvență a următoarelor microinstrucțiuni: (1) două micro-ordine (paralele) pentru a aduce conținutul lui  $A$  și  $R1$  la intrările UAL, (2) un micro-ordin  $ADD$  și (3) un micro-ordin de încărcare a rezultatului din UAL în  $A$ . De subliniat ca procesul de generare a testului (va fi descris în cele ce urmează) nu necesita cunoașterea structurii instrucțiunilor în termeni de microinstrucțiuni și micro-ordine.

### **Modelul defectului**

Modelul microprogramat pentru execuția instrucțiunii ne permite să definim un model comprehensiv al defectului pentru funcția de decodificare-instrucțiune și secvențiere - instrucțiune. Anume, defectele de adresare ce afectează execuția unei instrucțiuni  $I$  poate cauza una sau mai multe urmări ale defectului:

1. Unul sau mai multe micro-ordine nu sunt activate de micro-instrucțiunile instrucțiunii  $I$ .
2. Micro-ordinele sunt activate eronat de micro-instrucțiunile instrucțiunii  $I$ .
3. Un set diferit de microinstrucțiuni este activat în loc sau în plus de micro-instrucțiunile instrucțiunii  $I$ .

Acest model al defectului este general, deoarece permite execuția parțială a instrucțiunilor și chiar execuția unor "noi" instrucțiuni, care nu sunt prezente în setul de instrucțiuni al microprocesorului.

Un defect care afectează o instrucțiune  $I$  este *simplu* dacă cel mult un micro-ordin este activat eronat pe durata execuției instrucțiunii  $I$  (un număr oarecare de micro-ordine pot fi inactive). Astfel există o corespondență *unu - la - unu* între setul de micro-ordine și setul de defecte simple.

Două micro-ordine se numesc *independente* dacă niciunul dintre acestea nu modifică registrele sursă folosite de celălalt.

Modelul actual al defectului permite orice număr de defecte simple, în ipoteza că acestea sunt perechi-perechi independente.

Un exemplu de defect neinclus În acest model al defectului este defectul care activează eronat secvența de micro-ordine ( $ADD\ A,R1; MOV\ R2,A$ ); astfel de defect se spune că este *legat*.

#### **4.2.3 Modelul defectului pentru funcția memorare-date**

Acest model al defectului pentru funcția de memorare-date este o extensie directă a modelării prin blocaje. Se permite oricărui registru din microprocesor să aibă oricât de mulți biți blocați la 0/1.

#### **4.2.4 Modelul defectului pentru funcția transfer-date**

Funcția transfer-date implementează toate transferurile de date între nodurile modelului graf ale unui microprocesor ("transfer" având semnificația că datele sunt mutate dintr-un loc într-altul fără să fie modificate). Se reamintește că un arc de la nodul  $A$  la nodul  $B$  poate corespunde la mai multe instrucțiuni care au drept urmare un transfer de date de la  $A$  la  $B$ . Chiar dacă aceeași secțiune hardware poate implementa (unele dintre) aceste transferuri, în scopul construirii unui model independent de implementare, se presupune că fiecare instrucțiune ce are drept efect un transfer  $A \rightarrow B$  definește o *cale de transfer*

*logica* separata de la A la B, și fiecare astfel de cale de transfer poate fi independent defectă. Pentru microprocesorul din Exemplul 4, acest model implică faptul ca transferul  $IN \rightarrow PC$  cauzat de o instrucțiune  $JMP a$ , poate fi defect, în timp ce același transfer cauzat de  $CALL a$ , poate fi lipsit de orice eroare. Modelul defectului pentru funcția transfer - date presupune ca orice linie dintr-o cale de transfer poate fi  $b-l-0$  sau  $b-l-1$ , iar oricare doua linii dintr-o cale de transfer pot fi scurtcircuitate.

#### 4.2.5 Modelul defectului pentru funcția manipulare-date

Funcția manipulare-date implica instrucțiuni ce modifica datele, cum ar fi operațiile logice și aritmetice, incrementarea sau decrementarea registrelor etc. Este practic imposibil sa se stabilească un model semnificativ al defectului funcțional pentru funcția manipulare-date fără o cunoaștere a structurii UAL sau a altor unități funcționale implicate (modalitatea de deplasare, de incrementare etc.). Abordarea uzuala în generarea testelor funcționale presupune ca testele pentru funcția manipulare-date sunt dezvoltate prin alte tehnici care să prevadă și mijloace de aplicare a acestor teste precum și modalități de observare a rezultatelor acestora.

Astfel, dacă se verifica întâi funcția transfer-date, acest set de teste poate fi aplicat prin încărcarea operanzilor necesari în registre, executarea operațiilor logico-aritmetice corespunzătoare și examinând apoi rezultatele. Căile de date ce alimentează cu operanzi UAL și care transfera apoi rezultatele din UAL sunt verificate o data cu UAL.

#### 4.3 Procedee de generare a testelor

În continuare vor fi examinate procedeele de generare a testelor pentru modelele defectelor funcționale introduse până în acest punct. Modelele defectelor sunt implicate iar procedeele de generare a testelor au rezoluție la nivelul claselor de defecte fără să identifice individual vreun membru al clasei respective.

##### 4.3.1 Testarea funcției decodificare-registru

Deoarece defectele ce cauzează  $f_D(R_i) = R_j$  și  $f_D(R_j) = R_i$  sunt nedetectabile, scopul în testarea funcției decodificare - registru este verificarea că pentru fiecare registru  $R_i$  a microprocesorului mărimea mulțimii  $f_D(R_i)$  este 1. Aceasta garantează că niciunul dintre defectele de adresare detectabile ce afectează funcția de decodificare - registru nu este prezent.

Procedura de testare implica scrierea și citirea registrelor. Pentru fiecare registru  $R_i$  se predetermină o secvență de instrucțiuni  $WRITE(R_i)$  care transferă datele din nodul IN în  $R_i$  și o secvență  $READ(R_i)$  care transfera conținutul registrului  $R_i$  către nodul OUT. Ori de câte ori există mai multe posibilități de scriere sau de citire a unui registru, se va alege secvența cea mai scurtă.

Exemplul 6: Pentru microprocesorul din exemplul 4 avem următoarele secvențe :

$WRITE(A) = (MVI A, a)$

$READ(A) = (MOV (IX), A)$

$WRITE(R2) = (MVI A, a; MOV R2, A)$

$READ(R2) = (MOV A, R2; MOV (IX), A)$

$WRITE(SR) = (JMP a; CALL b)$



$$\text{READ}(\text{SR}) = (\text{RET}) \quad \sim$$

Fiecărui registru  $R_i$  îi asociem o etichetă  $l(R_i)$ , care este lungimea secvenței  $\text{READ}(R_i)$ ; În acest caz  $l(R_i)$  reprezintă cea mai scurtă "distanță" de la  $R_i$  la nodul OUT. Folosind secvențele READ din Exemplul 6,  $l(A) = l(\text{SR}) = 1$  și  $l(R_2) = 2$ .

Strategia procedurii de testare este să construiească treptat un set  $A$  de registre astfel încât:

1.  $f_D(R_i) \neq \emptyset$  pentru fiecare  $R_i \in A$
2.  $f_D(R_i) \cap f_D(R_j) = \emptyset$  pentru fiecare  $R_i, R_j \in A$ .

Mulțimea  $A$  va conține, eventual, toate registrele microprocesorului, și atunci aceste condiții vor implica  $|f_D(R_i)| = 1$  pentru fiecare  $R_i$ . În continuare este prezentat procedeul *Decodifică\_registre* care realizează detectarea defectelor de adresare ce afectează funcția decodificare-registre. Procedeul este executat de un testor exterior care furnizează instrucțiunile pentru secvențele READ și WRITE și verifică datele recuperate prin secvențele READ. În virtutea principiului *Începe-cu-puțin* (start-small), registrele sunt rând pe rând adăugate mulțimii  $A$ , în ordinea crescătoare a etichetelor acestor registre. Aceași ordine este folosită pentru citirea și extragerea conținutului registrelor din  $A$ .

```

Decodifica_registre()
begin
  A = 0
  adaugă un registru cu eticheta 1 la A
  for every registru  $R_i$  ce nu este în A
    begin
      for Data = ZERO, UNU
        begin
          for every registru  $R_j \in A$  WRITE( $R_j$ ) Data
          WRITE( $R_i$ ) NON-Data
          for every registru  $R_j \in A$  READ( $R_j$ )
          READ( $R_i$ )
        end
      adauga  $R_i$  la A
    end
  end
end

```

Figura 7. Testarea funcției de decodificarea registrelor.

**Teorema 2:** Dacă procedura *Decodifica\_registre()* se execută fără să se detecteze nicio eroare (în datele recuperate prin secvențele READ), atunci funcția decodificare-registre este liberă de defecte de adresare (detectabile).

**Demonstrație:** Se va demonstra că execuția completă și fără erori a procedurii *Decodifica\_registre()* arată că  $|f_D(R_i)| = 1$  pentru fiecare registru  $R_i$ . Demonstrația se va face prin inducție. Fie  $R_i$  registrul cu cea mai mică etichetă dintre registrele curent neaparținând de  $A$ . Se presupune că toate registrele din  $A$  au mulțimi ne-vide și disjuncte  $f_D(R_i)$ . Se va arăta că lucrurile rămân în aceeași stare și după adunarea registrului  $R_i$  la mulțimea  $A$ .

Dacă  $f(R_i) = \emptyset$ , atunci  $READ(R_i)$  returnează fie ZERO fie UNU. Deoarece  $READ(R_i)$  se execută de două ori, o dată așteptând ZERO și o dată așteptând UNU, una din situații va detecta eroarea. Dar deoarece ambele secvențe se execută fără detectare de erori, atunci  $f(R_i) \neq \emptyset$ .

Dacă pentru un registru oarecare  $R_j \in A$ ,  $f_D(R_j) \cap f_D(R_i) \neq \emptyset$ , atunci  $WRITE(R_j)$  scrie *Data* într-un registru al cărui conținut este apoi schimbat cu *NON-Data* prin  $WRITE(R_i)$ . Aceasta eroare va fi detectată printr-una din cele două secvențe  $READ(R_j)$ . Deci, dacă ambele secvențe  $READ(R_j)$  se execută fără detectarea vreunei erori, atunci  $f_D(R_j) \cap f_D(R_i) = \emptyset$ . De remarcat că, deoarece  $l(R_i) \geq l(R_j)$  pentru fiecare  $R_j \in A$ , citirea registrului  $R_j$  nu necesită dirijarea conținutului registrului  $R_j$  prin registrul  $R_i$ .

Cazul inițial al inducției, situația inițială când  $A$  conține numai un singur registru, poate fi verificat prin argumente similare. Eventual, în final,  $A$  va conține toate registrele microprocesorului. Atunci relațiile  $f_D(R_i) \neq \emptyset$  și  $f_D(R_i) \cap f_D(R_j) = \emptyset$  implică  $|f_D(R_i)| = 1$  pentru fiecare  $R_i$ .  $\diamond$

Fie  $n_R$  numărul de registre al microprocesorului. Numărul de secvențe  $WRITE$  și  $READ$  generate de procedura *Decodifica\_registru()* este proporțional cu  $n_R^2$ . Astfel, dacă toate registrele pot fi direct scrise și citite, atunci numărul de instrucțiuni în secvența generată de test este de asemenea proporțional cu  $n_R^2$ . Pentru arhitecturi cu registre "în profunzime incluse", în cazul cel mai defavorabil secvența de test se apropie de  $n_R^3$ .

#### 4.3.2 Testarea funcțiilor decodificare-instrucțiune și secvențiere-instrucțiune

Scopul este detectarea tuturor defectelor simple ce afectează execuția oricărei instrucțiuni. Pentru aceasta trebuie să ne asigurăm că orice defect simplu ce afectează o instrucțiune  $I$  cauzează erori fie în datele transferate la nodul OUT sau într-un registru ce poate fi citit după ce s-a executat instrucțiunea  $I$ . Acest fapt trebuie să fie valabil dacă micro-ordinea instrucțiunii  $I$  nu sunt activate și/sau dacă micro-ordine (independente) suplimentare nu sunt eronat activate. Lipsa unor micro-ordine în secvența activată este ușor de detectat, așa încât orice instrucțiune care nu activează toate micro-ordinea ce-o compun în mod normal poate fi ușor făcută observabilă prin producerea unor rezultate incorecte. Pentru detectarea execuției unor micro-ordine adiționale, se asociază diferite secvențe de date, numite *cuvinte-cod*, registrilor microprocesorului. Fie  $cw_i$  notația pentru cuvântul-cod asociat cu registrul  $R_i$ . Mulțimea cuvintelor-cod trebuie să satisfacă proprietatea că *orice micro-ordin singular ce operează asupra cuvintelor-cod trebuie fie să producă un non-cuvânt-cod, fie să încarce registrul  $R_i$  cu un cuvânt-cod  $cw_j$  al unui alt registru.*

Pentru  $n_g$  registre având fiecare  $n$  biți, un set de cuvinte-cod care satisfac proprietatea enunțată poate fi obținut folosind un cod de tipul *p-din-n*, unde fiecare cuvânt de cod are exact  $p$  biți poziționați pe 1 (daca  $C_n^p \geq n$ ).

Exemplul 7: Se consideră opt registre  $R_1, R_2, \dots, R_8$ , încărcate cu următoarele cuvinte-cod:

$cw_1$	01101110
$cw_2$	10011110
$cw_3$	01101101
$cw_4$	10011101
$cw_5$	01101011
$cw_6$	10011011

$cw_7$	01100111
$cw_8$	10010111

Se va vedea acum modul în care anumite micro-ordine activate defectuos produc non - cuvinte - cod:

1. ADD R1,R3 rezultă în R1 non – cuvântul - cod 11011011.
2. EXCHANGE R5,R7 are drept rezultat atât în R5 cât și în R7, cuvinte-cod incorecte.
3. OR R7, R8 produce în R7 non – cuvântul - cod 11110111.

De remarcat că operațiile realizate asupra unor non – cuvinte - cod pot conduce la cuvinte - cod. Spre exemplu, dacă R4 și R5 au non – cuvintele - cod 00010101 și respectiv 10011001, după OR R4, R5 rezultatul din R4 este un cuvânt - cod.

Daca toate registrele sunt încărcate cu cuvinte - cod corespunzătoare, defectele simple ce afectează execuția unei instrucțiuni  $I$  va cauza fie un rezultat incorect al instrucțiunii  $I$  fie va cauza unui registru sa aibă drept conținut un non – cuvânt - cod sau cuvântul - cod al unui alt registru. Deci, pentru a detecta aceste defecte, toate registrele trebuie sa fie citite după executarea instrucțiunii  $I$ . În cazul în care un registru nu poate fi citit în mod direct, atunci secvența de citire a acestuia trebuie să fie *nedistructivă*, adică să nu modifice conținutul nici unui alt registru (exceptând poate registrul contor program).

◇

Exemplul 8: Pentru microprocesorul considerat în Exemplul 4, secvența READ(R2) folosita în secvența anterioara - (MOV A,R2; MOV(IX),A) - distruge conținutul registrului A. O secvență nedistructivă READ(R2), care salvează și apoi restaurează conținutul registrului A, arată astfel:

READ(R2)=(PUSH A; MOV A,R2; MOV (IX),A; POP A)

În virtutea principiului *Începe-cu-puțin*, se vor verifica întâi secvențele READ și abia după aceea secvențele corespunzătoare celorlalte instrucțiuni. Defectele ce afectează secvențele READ se clasifică în raport cu tipurile de micro-ordine care le activează:

- tipul 1: micro-ordine care operează asupra unui registru; spre exemplu, incrementează, neagă sau rotește;
- tipul 2: micro-ordine care cauzează un transfer de date între două registre; spre exemplu, transfer sau interschimb;
- tipul 3: micro-ordine care executa operații aritmetice sau logice asupra a două registre sursă; spre exemplu, suma.

Fie  $S_1$  mulțimea registrelor modificate de micro-ordinele de tipul 1 și fie  $S_2$  mulțimea perechilor de registre  $(R_i, R_j)$  cuprinse în micro-ordinele de tipul 2, unde  $R_j$  și  $R_i$  sunt respectiv, registrele sursa și destinație. Fie  $S_3$  mulțimea tripletelor de registre  $(R_i, R_j, R_k)$  unde  $R_j$  și  $R_k$  sunt registrele sursă iar  $R_i$  este registrul destinație. Procedeele  $Read1()$ ,  $Read2()$  și  $Read3()$  sunt concepute să detecteze respectiv defecte de tipul 1, 2 și 3 care ar afecta execuția unor secvențe READ. Fiecare procedeu începe prin încărcarea cuvintelor - cod în registre. Deoarece în acest punct al testării se presupune că nu se știe dacă secvențele WRITE funcționează corect (sunt libere de defecte) procedeele de testare iau în seama faptul că anumite registre s-ar putea să nu-și conțină cuvintele - cod.

**Teorema 3:** Daca procedeele  $Read1()$ ,  $Read2()$  și  $Read3()$  se execută fără detectarea nici unei erori, atunci toate secvențele READ sunt corecte (libere de defecte).

**Demonstrație:** Se va arată numai că procedura *Read3()* detectează toate defectele de tipul 3 care afectează secvențele READ. Demonstrația este similară în cazul procedurilor *Read1()*, *Read2()*.

Se consideră un defect de tipul 3 care afectează execuția secvenței  $READ(R_i)$  prin activarea eronată a micro-ordinelor ce folosesc  $R_k$  și  $R_l$  ca registre sursă și modifică registrul  $R_j$ . Dacă  $R_k$  și  $R_l$  au propriile lor cuvinte-cod, prima secvență  $READ(R_j)$  detectează un non - cuvânt - cod (sau un cuvânt - cod incorect) în  $R_j$ . Totuși, dacă micro-ordinul activat de  $READ(R_i)$  operează o dată incorectă în  $R_k$  și / sau  $R_l$ , atunci aceasta poate produce un cuvânt - cod corect în  $R_j$ , așa că prima secvență  $READ(R_j)$  să nu detecteze o eroare. În continuare,  $READ(R_k)$  verifică conținutul registrului  $R_k$ ; dar chiar dacă  $R_k$  nu a fost încărcat cu propriul sau cuvânt - cod, este posibil ca prima secvență  $READ(R_j)$  să-l schimbe pe  $R_k$  astfel încât acest registru să aibă valoare corectă.

```

Read1()
begin
  for every  $R_i$  WRITE( $R_i$ )  $cw_i$ 
  for every  $R_i$ 
    for every  $R_j \in S_1$ 
      begin
        READ( $R_i$ )
        READ( $R_j$ )
        READ( $R_i$ )
        READ( $R_j$ )
      end
end

```

Figura 8. Testarea tipului 1 de defecte.

```

Read2()
begin
  for every  $R_i$  WRITE( $R_i$ )  $cw_i$ 
  for every  $R_i$ 
    for every  $(R_j, R_k) \in S_2$ 
      begin
        READ( $R_i$ )
        READ( $R_j$ )
        READ( $R_k$ )
        READ( $R_i$ )
        READ( $R_j$ )
      end
end

```

Figura 9. Testarea tipului 2 de defecte.

```

Read3()
begin
  for every  $R_i$  WRITE( $R_i$ )  $cw_i$ 
  for every  $R_i$ 
    for every  $(R_j, R_k, R_l) \in S_3$ 
      begin
        READ( $R_i$ )
        READ( $R_j$ )
        READ( $R_k$ )
        READ( $R_l$ )
        READ( $R_k$ )
        READ( $R_l$ )
        READ( $R_j$ )
        READ( $R_j$ )
      end
end

```

Figura 10. Testarea tipului 3 de defecte.

În mod similar,  $READ(R_i)$  fie detectează o eroare, fie arată că  $R_i$  are valoarea corectă (corespunzătoare). Dar  $READ(R_i)$  poate schimba conținutul registrului  $R_k$ . Dacă următoarele  $READ(R_k)$  și  $READ(R_i)$  nu detectează erori, atunci putem fi siguri că atât  $R_k$  cât și  $R_i$  au acum drept conținut cuvinte - cod corecte. Astfel, atunci când a doua secvență  $READ(R_i)$  este executată, micro-ordinul defectuos activat produce date incorecte în  $R_j$  și a doua secvență  $READ(R_j)$  detectează această eroare. De aceea dacă nu se detectează nici o eroare se poate trage concluzia că  $READ(R_i)$  este liberă de defecte de tipul 3. Cum  $Read3()$  repetă acest test pentru fiecare registru  $R_i$ , sunt detectate toate defectele eventuale de tipul 3 ce ar afecta secvențele READ. Procedurile  $Read$  detectează deasemenea și anumite defecte care afectează secvențele WRITE. Procedura  $Load$  detectează toate defectele care afectează secvențele WRITE. Procedura  $Load$  presupune că secvențele READ sunt libere de defecte. Procedura următoare, numită  $Instr$ , verifică prezența tuturor defectelor ce ar afecta execuția fiecărei instrucțiuni din setul de instrucțiuni al microprocesorului. Procedura  $Instr$  presupune ca atât secvențele WRITE cât și READ sunt libere de defecte. La Întrebarea referitoare la momentul când trebuie testată orice instrucțiune pentru fiecare mod de adresare, răspunsul depinde de ortogonalitatea setului de instrucțiuni.

```

Load()
begin
    for every  $R_i$  WRITE( $R_i$ )  $cw_i$ 
    for every  $R_i$ 
        begin
            READ( $R_i$ )
            WRITE( $R_i$ )  $cw_i$ 
            READ( $R_i$ )
        end
    end
end

```

Figura 11. Testarea secvențelor WRITE.

```

Instr()
begin
    for every instrucțiune  $I$ 
        begin
            for every  $R_i$  WRITE( $R_i$ )  $cw_i$ 
            execută  $I$ 
            for every  $R_i$  READ( $R_i$ )
        end
    end
end

```

Figura12. Testarea tuturor instrucțiunilor.

secvența de test completă pentru funcția decodificare - instrucțiune și secvențiere a instrucțiune a microprocesorului se obține prin execuția secvenței de proceduri  $Read1()$ ,  $Read2()$ ,  $Read3()$ ,  $Load()$  și  $Instr()$ .

În cazul cel mai defavorabil lungimea secvenței de test care verifică secvențele READ este proporțională cu  $n_R^4$  iar lungimea secvenței de test care verifică execuția fiecărei

instrucțiuni este proporțională cu  $n_R n_I$ , unde  $n_I$  este numărul de instrucțiuni din respectivul set.

### 4.3.3 Testarea funcțiilor memorare - date și transfer - date

Funcțiile memorare - date și transfer - date sunt testate împreună pentru că un test care detectează defecte de tip blocaj pe liniile de transfer ale unei căi A→B detectează deasemenea defecte blocaje în registrele corespunzătoare nodurilor A și B.

Se consideră o secvență de instrucțiuni ce activează o secvență de transferuri de date începând în nodul IN și sfârșind în nodul OUT. O astfel de secvență se va numi *un transfer IN/OUT*. Pentru microprocesorul din Exemplul 4, secvența (MVI A,a; MOV R1,A; MOV (IX),R1) este un transfer IN/OUT care mută date de-a lungul căii:

IN → A → R1 → OUT.

Un test pentru căile de transfer care implică un transfer IN/OUT constă din repetarea transferului pentru diferite formații ale datelor, astfel încât :

1. Fiecare bit al căii de transfer este poziționat atât în 0 cât și în 1.
2. Fiecare pereche de biți este poziționată la valori complementare.

Un exemplu de formații de date cu 8 biți ar putea fi următorul:

```
1 1 1 1 1 1 1 1
1 1 1 1 0 0 0 0
1 1 0 0 1 1 0 0
1 0 1 0 1 0 1 0

0 0 0 0 0 0 0 0
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
```

În mod evident pentru fiecare cale de transfer cuprinsă într-un transfer IN / OUT, o secvență de test construită în această manieră va detecta toate defectele blocaje pe liniile căii de transfer și toate scurtcircuiturile dintre oricare două din aceste linii. Testul complet pentru funcțiile memorare - date și transfer-date constă dintr-un set de transferuri astfel încât fiecare cale de transfer a microprocesorului este implicată în cel puțin un transfer de IN/OUT.

### 5 Concluzii.

Metodele de testare funcțională încearcă să reducă complexitatea problemei de generare a testelor, prin abordarea acesteia la un nivel de abstractizare mai elevat. Totuși, testarea funcțională nu a atins încă nivelul de maturitate și de perfecționare al metodelor structurale.

Chiar dacă diagramele de decizie binară oferă modele funcționale care sunt ușor de folosit în generarea testelor, aplicabilitatea acestora în modelarea sistemelor complexe nu a fost încă încercată.

Testarea pseudo-exhaustiva este cea mai indicata pentru circuite cu o structură de tip logic-iterativ.

Pentru circuite combinaționale oarecari, unde cel puțin o LPE depinde de multe LPI, numărul de teste necesitat pentru testarea pseudo-exhaustiva devine prohibitiv.

Tehnicile de partiționare pot reduce numărul de teste dar se bazează pe cunoașterea internă a circuitului și aplicabilitatea acestora la circuite mari și foarte mari este problematică din cauza lipsei, încă, a unor algoritmi de partiționare satisfăcători.

Modelele explicite funcționale ale defectelor se pare că produc un set prohibitiv de mare al defectelor țintă.

Modelele funcționale implicite ale defectelor au fost folosite cu succes în testarea memoriilor cu acces aleator (RAM) și în testarea dispozitivelor programabile cum ar fi microprocesoarele, pentru care vectorii de test pot fi dezvoltati ca secvențe de instrucțiuni.

Procesul de generare al testului se bazează pe arhitectură și setul de instrucțiuni al microprocesorului și produce procedee de test ce detectează clase de defecte fără a fi necesară o enumerare explicită a acestor defecte.

Acest proces nu a fost încă automatizat și nu poate genera teste pentru funcțiile manipulare-date.

În general, metodele de testare funcțională sunt strâns cuplate cu tehnicile de modelare funcțională.

Astfel, aplicabilitatea metodei de testare funcțională este limitata la sisteme descrise printr-o tehnică de modelare particulară.

Deoarece exista o multitudine de tehnici diferite de modelare funcțională, pare a fi puțin probabil ca să se dezvolte o metodă de testare funcțională aplicabilă în general.

În plus, deducerea unui model funcțional folosibil în generarea testelor este adesea un proces manual, de lunga durată și supus unei probabilități, destul de mari, de a fi eronat.