

# Tema 1 - Transferuri de date DMA intr-o arhitectura de tip Cell

Termen de trimitere a temei: **Luni, 31 martie 2008, ora 23:55**

## 1. Specificatii functionale

O arhitectura de tip Cell consta din urmatoarele componente, vizibile si in figura:

- N Synergistic Processing Units (SPU), numerotate 0, 1, ..., N-1
- N module pentru realizarea de transferuri de date DMA (Direct Memory Access) - cate unul pentru fiecare SPU (numerotate la fel ca SPU-ul corespunzator)
- K inele pentru transferul datelor in sensul 0 (sensul direct: 0, 1, 2, ...), numerotate 0, 1, ..., K-1
- K inele pentru transferul datelor in sensul 1 (sensul invers: 0, N-1, N-2, ...), numerotate 0, 1, ..., K-1
- 1 Arbitru de Date - gestioneaza inelele pentru transferul datelor
- 1 Magistrala de Comenzi - modulele DMA trimit comenzi de la unul la altul pe aceasta magistrala

Un exemplu concret de utilizare al acestui model poate fi observat in [Element Interconnect Bus din Procesorul CellBE](#).

### 1.1. SPU-ul

Fiecare SPU este alcatuit dintr-un procesor si o memorie avand **mem\_size** bytes. Adresele din memorie sunt numerotate de la **0** la **mem\_size-1**. Programul executat pe un SPU consta dintr-o secventa de instructiuni. O instructiune poate fi una din urmatoarele:

- **read addr** -> intoarce valoare byte-ului de la adresa **addr** din memoria SPU-ului
- **write addr, v** -> seteaza byte-ul de la adresa **addr** din memoria SPU-ului la valoarea **v**
- **get myaddr, spuid, spuaddr, size** -> copiaza **size** bytes de la spu-ul numerotat cu **spuid**, incepand cu adresa **spuaddr**, in memoria proprie, incepand cu adresa **myaddr**
  - in pseudocod:
    - pentru **i** de la **0** la **size-1**:
      - copiaza byte-ul din memoria spu-ului **spuid**, de la adresa **spuaddr+i**, in memoria proprie la adresa **myaddr+i**
- **put myaddr, spuid, spuaddr, size** -> copiaza **size** bytes din memoria proprie, incepand cu adresa **myaddr**, in memoria spu-ului numerotat cu **spuid**, incepand de la adresa **spuaddr** a acestuia
  - in pseudocod:
    - pentru **i** de la **0** la **size-1**:
      - copiaza byte-ul din memoria proprie, de la adresa **myaddr+i**, in memoria spu-ului **spuid**, la adresa **spuaddr+i**

O instructiune de tip **read/write** realizeaza direct citirea/scrierea din/in memoria SPU-ului. Instructiunile de tip **get** si **put** sunt transmise modulului DMA asociat, sub forma de cereri. Modulul DMA intoarce un identificator al cererii (unic la nivelul SPU-ului respectiv) si, in continuare, modulul DMA se va ocupa de transferul datelor, iar programul SPU-ului isi va continua executia. O a cincea instructiune pe care o poate executa un program SPU este aceea de a interoga modulul DMA cu privire la status-ul unei cereri de transfer de date (**status request\_id**). Modulul DMA intoarce unul din urmatoarele 4 status-uri posibile:

- identificator de cerere invalid

- transferul inca nu a inceput
- transferul este in desfasurare
- transferul s-a incheiat

Impreuna cu status-ul, modulul DMA va intoarce si sensul si inelul pe care are loc transferul respectiv (daca transferul nu a inceput sau s-a terminat, sensul si inelul pot fi valori oarecare).

## 1.2. Modulul DMA

Fiecare modul DMA este conectat la fiecare din cele  $2 \cdot K$  inele de date. La un inel cu sensul 0, modulele DMA sunt conectate in mod circular, in ordinea numerotarii acestora (0, 1, 2, ..., N, 0). La un inel cu sensul 1, modulele DMA sunt conectate in ordine inversa numerotarii (0, N-1, N-2, ..., 1, 0), dar tot circular. Pentru a realiza un transfer de date intre memoriile a 2 SPU-uri, **X** (cel care transmite datele) si **Y** (cel care receptioneaza datele), este necesar sa se rezerve portiunea unui inel din cele  $2 \cdot K$  dintre modulul DMA corespunzator SPU-ului X si cel corespunzator SPU-ului Y, in sensul de parcurgere al inelului. Aceasta portiune consta din punctele unde sunt conectate modulele DMA X si Y, plus tot segmentul de inel dintre aceste 2 puncte (in sensul inelului). In cazul in care un SPU A initiaza un transfer de tip **get** de la un SPU B, atunci cel care transmite datele este B, iar cel care le receptioneaza este A; in cazul unui transfer de tip **put** initiat de SPU-ul A, cel care transmite datele este A, iar cel care le receptioneaza este B.

Pe acelasi inel se pot afla in desfasurare **oricate** transferuri, cu conditia ca segmentele ocupate de acestea sa nu aiba nici un punct in comun (nici macar SPU-ul care transmite datele sau cel care le primeste).

## 1.3. Arbitrul de Date

Entitatea care gestioneaza starea tuturor inelelor este numita **Arbitru de Date**. Arbitrul de Date este cel care decide cand poate incepe un transfer de date si pe care inel. Modulele DMA comunica cu arbitrul pentru a obtine permisiunea de a incepe un transfer. O data ce transferul incepe, este doar responsabilitatea modulelor DMA sa transfere date (arbitrul nu se ocupa de transferuri efectiv, doar de gestiunea inelelor).

## 1.4. Functionarea la nivel de ciclu

Fiecare SPU, modul DMA si arbitrul functioneaza la nivel de ciclu (1 ciclu = 1 unitate de timp). Pe durata unui ciclu, acestea isi desfasoara activitatea normala:

- programul SPU-ului executa una sau mai multe instructiuni
- un modul DMA accepta cereri de transfer noi de la SPU-ul asociat si le trateaza
- un modul DMA se ocupa de transferul datelor pentru transferurile aflate in desfasurare
- arbitrul accepta cereri de transfer noi de la modulele DMA si le trateaza

Acestea sunt activitatile obligatorii. Pe langa acestea, fiecare entitate poate executa si alte activitati, in functie de implementarea dumneavoastra.

Viteza de transfer a datelor este de **1 byte/ciclu**. Asadar, o cerere pentru transferul a X bytes va ocupa un segment de inel pe durata a X cicli (transferul trebuie realizat fara intreruperi, dar nu trebuie sa inceapa imediat). Daca o cerere de transfer este transmisa modulului DMA pe durata unui ciclu C, transferul va putea incepe cel mai devreme la inceputul ciclului urmator (C+1). Daca un transfer incepe in ciclul A si dureaza B cicli, segmentul de inel corespunzator (ales de arbitru) va fi ocupat pe durata integrala a ciclilor A, A+1, ..., A+B-1, iar transferul se va incheia la sfarsitul ciclului A+B-1 (la inceputul ciclului A+B, segmentul de inel nu va mai fi ocupat de transferul respectiv).

In fiecare ciclu al duratei de desfasurare a unui transfer, modulul DMA al carui SPU a initiat transferul va transfera 1 byte. Transferul are loc in doua etape. Intai, modulul DMA trimite o comanda folosind Magistrala de Comenzi, catre modulul DMA care doreste sa transfere byte-ul respectiv (in cazul unui transfer de tip **put**) sau de la care doreste sa obtina byte-ul respectiv (in cazul unui transfer de tip **get**). Dupa transmiterea comenzii, modulul DMA realizeaza transferul propriu-zis. Magistrala de comenzi permite transmiterea unei singure comenzi la un moment dat (**acces exclusiv**), dar se pot transmite mai multe comenzi pe durata aceluiasi ciclu.

La sfarsitul fiecarui ciclu, SPU-urile, modulele DMA si arbitrul trebuie sa se sincronizeze (folosind o bariera reentranta).

## 2. Detalii de implementare

Tema va fi implementata folosind limbajul Python. Va trebui sa realizati un fisier numit **asc\_t1.py**, care sa contina clasele **SPU\_ASC\_T1**, **DMA\_Module\_ASC\_T1**, **Data\_Arbiter\_ASC\_T1**, **Command\_Bus\_ASC\_T1**. Aceste clase vor trebui sa extinda clasele **SPU**, **DMA\_Module**, **Data\_Arbiter** si **Command\_Bus**, definite in fisierul **asc\_t1\_defs.py**. In acelasi fisier sunt definite multe alte clase si functii, folosite pentru testarea automata a claselor scrise de dumneavoastra (cititi mai multe detalii in sesiunea **Testarea temei**). In continuare sunt descrise pe scurt principalele clase din fisierul [asc\\_t1\\_defs.py](#) pe care va trebui sa le intelegeti pentru a putea realiza tema (celelalte clase sunt folosite pentru testarea temei si nu este necesar sa intelegeti functionarea lor).

### 2.1. Clasa SPU

Clasa **SPU** extinde clasa **Thread** (din modulul **threading**). Constructorul clasei primeste urmatoorii parametri:

- **id** -> identificatorul SPU-ului (un numar intre 0 si numarul de SPU-uri - 1)
- **memory\_module** -> o instanta a clasei **Memory\_Module** (definita in acelasi fisier), reprezentand modulul de memorie
- **program** -> o functie ce contine programul SPU-ului ; aceasta functie este stabilita de programul de test, iar SPU-ul trebuie neaparat sa o execute
- **controller** -> o instanta a clasei **Cycle\_Controller** ; la sfarsitul fiecarui ciclu, SPU-ul trebuie sa apeleze metoda **spu\_finished\_cycle** a controller-ului

Funcțiile pe care va trebui sa le redefiniti voi in clasa **SPU\_ASC\_T1** care va extinde clasa **SPU** sunt urmatoarele:

- **write\_to\_memory(mem\_addr, v)** -> scrie la adresa **mem\_addr** din memorie valoarea **v** (va trebui sa folositi functiile modulului de memorie primit in constructor pentru a realiza scrierea)
- **read\_from\_memory(mem\_addr)** -> intoarce valoarea de la adresa **mem\_addr** din memorie (va trebui sa folositi functiile modulului de memorie primit in constructor pentru a realiza scrierea)
- **program\_finished\_cycle()** -> aceasta functie este apelata de catre programul executat de SPU, pentru a notifica SPU-ul ca s-a incheiat ciclul de executie (intrucat programul SPU-ului este un parametru de test la care nu aveti acces, fara aceasta functie un SPU nu ar putea sti cand se termina un ciclu)

### 2.2. Clasa DMA\_Module

Clasa **DMA\_Module** extinde clasa **Thread** (din modulul **threading**). Constructorul clasei primeste urmatoorii parametri:

- **num\_cycles** -> numarul de cicli cat dureaza executia
- **controller** -> o instanta a clasei **Cycle\_Controller** ; la sfarsitul fiecarui ciclu, modulul DMA trebuie sa apeleze metoda **dma\_module\_finished\_cycle** a controller-ului

Funcțiile pe care va trebui să le redefiniți sunt următoarele: **get**, **put**, **status** (semnificația lor a fost menționată anterior) și **run**. Funcția **status** trebuie să întoarcă un tuplu cu 3 elemente: (status, sens, inel). **Status**-ul este unul din cele 4 valori definite în **asc\_t1\_defs.py** (**TRANSFER\_STATUS\_INVALID\_ID**, **TRANSFER\_STATUS\_NOT\_STARTED**, **TRANSFER\_STATUS\_RUNNING**, **TRANSFER\_STATUS\_FINISHED**). În cazul în care **status**-ul este **TRANSFER\_STATUS\_RUNNING**, **sens** și **inel** vor reprezenta sensul și inelul pe care se desfășoară transferul (dacă **status**-ul are una din celelalte 3 valori, **sens** și **inel** pot lua orice valoare).

## 2.3. Clasa **Data\_Arbiter**

Clasa **Data\_Arbiter** extinde clasa **Thread** (din modulul **threading**). Constructorul clasei primește următorii parametri:

- **dma\_module\_list** -> lista cu modulele DMA, în ordinea numerotării (0, 1, 2, ..., N-1)
- **K** -> numărul de inele pe sens
- **num\_cycles** -> numărul de cicluri cat durează execuția
- **controller** -> o instanță a clasei **Cycle\_Controller**; la sfârșitul fiecărui ciclu, arbitrul de date trebuie să apeleze metoda **data\_arbiter\_finished\_cycle** a controller-ului

Va trebui să redefiniți funcția **run**.

## 2.4. Clasa **Command\_Bus**

Clasa **Command\_Bus** corespunde **Magistralei de Comenzi**. Constructorul acestei clase primește următorii parametri:

- **dma\_module\_list** -> lista cu modulele DMA, în ordinea numerotării (0, 1, 2, ..., N-1)

Va trebui să redefiniți funcția **send\_command(src, dest, cmd)**, unde:

- **src** = modulul DMA sursă
- **dest** = modulul DMA destinație
- **cmd** = comanda (**put** sau **get**)

Funcția **send\_command** redefinită de voi în clasa **Command\_Bus\_ASC\_T1** va trebui să apeleze funcția **send\_command** din clasa **Command\_Bus** (aici se menține un contor cu numărul de apeluri și se testează sincronizarea accesului la magistrala de comenzi).

## 2.5. Clasa **Memory\_Module**

Clasa **Memory\_Module** oferă funcțiile **read(addr)** pentru a citi conținutul memoriei de la adresa **addr** și **write(addr, v)**, pentru a scrie valoarea **v** la adresa **addr**.

Un schelet pentru realizarea temei îl găsiți în fișierul [asc\\_t1\\_skeleton.py](#). Rolul funcției **init\_all** este descris în secțiunea următoare.

# 3. Testarea temei

Tema va fi testată automat. Programul care lansează în execuție testele se găsește în fișierul [asc\\_t1\\_runtest.py](#). Pentru a funcționa, trebuie să puneți în același director programul de test, împreună cu fișierele **asc\_t1\_defs.py**

(mentionat mai sus) si **asc\_t1.py** (care contine implementarile voastre ale celor 4 clase). In fisierul **asc\_t1.py** va trebui sa definiti si o functie **init\_all**. Ea va fi apelata de functia de test inainte de a incepe testul si va permite sa initializati eventualele variabile globale de care aveti nevoie. Parametrul functiei este **N** (numarul de SPU-uri).

Programul de test verifica urmatoarele:

- Executia corecta a instructiunilor programelor executate de SPU-uri: se intorc id-uri de cereri distincte si status-uri valide
- Sincronizarea corecta la sfarsitul fiecarui ciclu (clasa **Cycle\_Controller** realizeaza aceasta verificare)
- Sincronizarea corecta a accesului la obiectele partajate (modulele de memorie, magistrala de comenzi) - se folosesc clasele **Shared\_Object** si **Sync\_Scheduler** ; clasa **Sync\_Scheduler** intarzie in mod intentionat operatiile de read/write la obiecte de tip **Shared\_Object**, pentru a pune in evidenta eventualele erori de sincronizare => acest lucru mareste timpul de executie
- Fiecare transfer a inceput dupa ce a fost initiat (in ciclul urmator sau mai tarziu), a ocupat un interval continuu de timp (avand durata corespunzatoare) o portiune a aceluasi inel, de pe acelasi sens
- Nu s-au suprapus transferuri pe acelasi inel, sens si in acelasi moment de timp
- Continutul memoriei la sfarsitul fiecarui ciclu poate fi obtinut pe baza continutului memoriei de la ciclul anterior si operatiile de citire/scriere din cadrul ciclului respectiv

Programul de test nu poate detecta toate erorile de sincronizare. El incearca sa detecteze erorile de sincronizare la modulele de memorie si magistrala de comenzi, insa nu este sigur ca va reusi. De asemenea, programul de test nu poate detecta erorile de sincronizare la variabilele partajate din interiorul claselor voastre. Din acest motiv, detectarea erorilor de sincronizare se va realiza si prin **inspectie vizuala a codului**.

Tema contine si un element de performanta: **timpul total de asteptare**. Timpul de asteptare pentru un transfer este egal cu diferenta dintre ciclul in care acesta incepe si ciclul urmator celui in care acesta a fost initiat. De exemplu, daca un transfer este initiat in ciclul 3, iar executia acestuia incepe in ciclul 6, timpul de asteptare este  $6-4=2$  (deoarece transferul ar fi putut incepe cel mai devreme la ciclul 4). Timpul total de asteptare este egal cu suma timpilor de asteptare pentru toate transferurile. Va exista o limita superioara pentru timpul total de asteptare pentru un test (stabilita in urma executiei unui program "etalon", care nu optimizeaza nimic, dar nici nu iroseste ciclul).

## 4. Notarea temei

Exista 4 tipuri de erori posibile in aceasta tema, ordonate in functie de gravitatea lor:

- exceptii la executia programului
- erori fatale -> nu se respecta cerintele functionale ale temei (aceste erori sunt detectate automat)
- erori de sincronizare -> accesul la variabile partajate si sincronizarea la sfarsit de ciclu (aceste erori vor fi detectate atat automat, cat si prin inspectia vizuala a codului sursa)
- probleme de performanta -> timpul total de asteptare este prea mare (se detecteaza automat)

Depunctarile pentru exceptii si erorile fatale vor fi foarte mari, in conditiile in care aveti la dispozitie programul de test care le poate pune in evidenta inca din etapa de realizare a temei. Temele realizate partial (nu se implementeaza toate clasele) vor fi punctate foarte putin, deoarece nu respecta specificatiile functionale (sunt echivalente cu erorile fatale).