

## Minimizarea Logică Euristică

Note de curs  
Dr.Ing.Mat. Ion I. Bucur

Minimizarea euristică este, în principiu, motivată prin nevoia reducerii mărimii formelor funcțiilor Boole-ene exprimate prin sume de produse (produse de sume) printr-un proces de calcul cu un consum cât mai redus de resurse (timp și memorie).

Anumite minimizatoare euristice, cum ar fi *ESPRESSO* spre exemplu, produc acoperiri minimale cu cardinalitate identică, uneori, sau foarte apropiată acoperirilor minime și au performanțe (timp de calcul și memorie ocupată) deosebit de bune. Aceste rezultate fac ca astfel de minimizatoare să fie utilizate în majoritatea situațiilor practice, chiar dacă acoperirile calculate sunt doar minimale și nu minime.

Au fost desemnate mai multe abordări ale minimizării euristice dintre care vor fi considerate numai câteva, cele mai reprezentative, în rândurile care urmează.

Primele minimizatoare euristice calculau toți implicații primi și utilizau algoritmi euristici pentru acoperirea optimală a tabelii de implicații primi.

Cele mai recente minimizatoare logice euristice nu mai calculează mulțimea tuturor implicațiilor primi, evitând astfel blocajele datorate depășirii volumului disponibil de memorie operativă prin mulțimi foarte mari de implicații primi (o funcție cu  $n$  variabile poate avea până la  $3^n/n$  implicații primi). Acestea calculează, în locul mulțimii tuturor implicațiilor primi, o acoperire primă pornind chiar de la specificația inițială a funcției.

Această acoperire este apoi procesată prin modificarea și/sau înlăturarea unor implicații până când se stabilește o acoperire având o cardinalitate minimală corespunzătoare. Sunt implementate, în marea majoritate a cazurilor, *strategii iterative de îmbunătățire a cardinalității soluției*.

Minimizarea logică euristică poate fi privită ca fiind aplicarea repetată a unui set de operatori asupra acoperirii logice a funcției. Acest proces pornește de la acoperirea funcției așa cum este aceasta specificată inițial, împreună (eventual) cu mulțimea termenilor pentru care funcția nu este specificată.

În acest mod se calculează iterativ o acoperire minimală a funcției. Această acoperire este declarată soluție a procesului de minimizare logică euristică, atunci când aplicarea sistematică a operatorilor definiți în sistem nu mai poate descrește, mai departe, cardinalitatea acoperirii.

Operatorii utilizați cel mai des în minimizarea euristică sunt următorii:

- **Expand**, acest operator calculează o acoperire primă și minimală în raport cu conținerea într-un singur implicant. Implicații care formează acoperirea sunt procesați rând pe rând. Fiecare implicant care nu este prim este expandat într-un implicant prim, adică este înlocuit printr-un implicant prim care-l conține.

Consecutiv, toți implicanții din acoperire (cei încă ne-procesați) care sunt conținuți în acest implicanț prim sunt îndepărtați.

- **Reduce**, este un operator care realizează transformarea unei acoperiri oarecare, într-o acoperire ne-primă dar de aceeași cardinalitate cu cea inițială. Implicanții sunt procesați unul câte unul. Acest operator încearcă să înlocuiască fiecare implicanț printr-un altul care este conținut în acesta, cu condiția că implicanții reduși împreună cu cei rămași continuă să acopere funcția.
- **Reshape**, are drept acțiune modificarea acoperirii dar păstrând cardinalitatea acesteia. Implicanții sunt procesați în perechi. Un implicanț este expandat în timp ce celălalt implicanț este redus cu respectarea permanentă a condiției de acoperire a funcției prin implicanții procesați, la un moment dat, plus ceilalți implicanți din acoperire.
- **Irredundant**, are drept acțiune calculul unei acoperiri iredundante. Operatorul alege un subset al implicanților astfel încât nici un implicanț al acestui subset nu este acoperit de ceilalți implicanți din subset.

Principalii operatori, care au fost enumerați anterior, sunt încadrați în anumite strategii care fac ca rezultatele să fie superioare și mai eficiente calculate comparativ cu aplicarea directă a acestora. Între acestea sunt de remarcat, prin eficiență, următoarele:

- Identificarea și extragerea cât mai timpurie a implicanților esențiali.
- Utilizarea complementului funcției pentru verificarea eficienței a expansiunii implicanțului curent (aflat în expansiune) comparativ cu o expansiune anterior efectuată și care ar putea conține deja termenii canonici ai acestuia, invalidând adăugarea acestuia la acoperirea nou calculată.

Minimizatoarele logice euristice pot fi caracterizate în baza operatorilor utilizați și a ordinii în care aceștia sunt aplicați în procesul de calcul.

Un minimizator euristic simplu poate fi implementat prin aplicarea operatorului *expand* o singură dată.

Această strategie, spre exemplu, a fost utilizată de programul *PRESTO*. În acest mod se poate obține *primalitatea* și *minimalitatea* în raport cu conținerea într-un singur implicanț, pentru o acoperire dată. Latura nefavorabilă a acestei abordări rezidă în faptul că se poate obține în final o acoperire mult mai largă, comparativ cu cea de cardinalitate minimă.

Pentru ca să se evite soluțiile de calitate joasă, programul *MINI* (dezvoltat de IBM și Universitatea Berkeley) a fost conceput să itereze prin aplicarea succesivă a operatorilor *expand*, *reduce* și *reshape*. Acoperirea primă determinată de operatorul *expand* este procesată apoi de ceilalți doi operatori astfel încât este favorizată, prin următoarea expansiune, apariția unei acoperiri de mărime redusă. Algoritmul implementat în această aplicație se încheie atunci când aplicarea acestor trei operatori nu mai produce acoperiri cu cardinalitate încă mai mică. Se remarcă faptul că procesul de calcul din *MINI* nu asigură iredundanța acoperirii finale.

O abordare similară a fost aplicată în programele *POP* și *PRESTO-L*, ambele extinzând abilitățile inițiale ale programului original *PRESTO*.

Programul *ESPRESSO* utilizează operatorul *irredundant* pentru asigurarea iredundanței acoperirilor. Algoritmul principal din *ESPRESSO* calculează întâi o acoperire primă și iredundantă prin aplicarea operatorilor *expand* și *irredundant*.

Apoi, se îmbunătățește acoperirea, când este posibil, prin calculul unei secvențe de acoperiri prime și iredundante de cardinalități descrescătoare. Această suită de acoperiri se obține iterativ prin aplicarea succesivă a operatorilor *reduce*, *expand* și *irredundant*, dar și prin comutarea euristiciilor din implementările acestor operatori.

#### Exemplul 1.

Se consideră funcția:

$f = \{(000 | 1), (0010 | 1), (0100 | 1), (1000 | 1), (1010 | 1), (0101 | 1), (0111 | 1), (1001 | 1), (1011 | 1), (1101 | 1)\}$ , și printr-o anumită metodă (Quine-McCluskey, bunăoară) s-au calculat implicanții primi ai acestei funcții:

$p = (0-0 | 1)$ ,  $q = (-0-0 | 1)$ ,  $r = (01-- | 1)$ ,  $s = (10-- | 1)$ ,  $t = (1-01 | 1)$  și  $u = (-101 | 1)$ .

Implicanții primi  $r$  și  $t$  sunt esențiali, deoarece aceștia acoperă mintermiile  $(0111 | 1)$  și  $(1011 | 1)$ , respectiv.

Se presupune că se aplică întâi operatorul *expand*. Mintermiile funcției sunt acoperirea inițială a acesteia iar ordinea de aplicare a operatorului *expand* se presupune că este ordinea în care acești mintermi apar listați.

Mintermiile care vor fi acoperiți în urma expansiunii vor fi îndepărtați.

Astfel, făcând expansiunea mintermului  $(0000 | 1)$  acesta trece în implicantul prim  $p = (0-0 | 1)$ .

Atunci se produce îndepărtarea mintermilor  $\{(0010 | 1), (0100 | 1), (0110 | 1)\}$  din acoperirea inițială, deoarece aceștia sunt acoperiți de  $p$ .

Se poate remarca faptul că mintermul  $(0000 | 1)$  putea avea și alte expansiuni diferite.

Regulile euristice sunt cele care determină direcția de expansiune.

Se presupune, spre exemplu, că expansiunea tuturor termenilor canonici, exceptând ultimul, a produs implicanții primi  $p$ ,  $q$ ,  $r$  și  $s$ .

Atunci expansiunea termenului canonic  $(1101 | 1)$  poate produce fie implicantul prim  $t = (1-01 | 1)$ , fie implicantul prim  $u = (-101 | 1)$ , în funcție de direcția de expansiune.

Dacă se presupune că s-a generat  $t$  atunci se obține acoperirea  $\{p, q, r, s, t\}$  cu cardinalitatea 5.

Acoperirea calculată este primă, redundanță și minimală în raport cu conținerea într-un singur termen produs. Se poate remarca la această acoperire că diferă de lista tuturor implicanților primi ai funcției (are mai puțini termeni).

Acum se aplică operatorul *reduce* implicanților primi din acoperirea rezultată anterior.

Implicantul prim  $p$  poate fi redus la *implicantul vid* deoarece toți termenii săi canonici sunt acoperiți de ceilalți impicanți primi din acoperirea curentă.

Implicantul prim  $q = (-0-0 | 1)$ , poate fi redus la  $q^* = (00-0 | 1)$ , deoarece o parte din acesta este acoperită de  $r$ . Similar  $t = (1-01 | 1)$ , poate fi redus la  $t^* = (1101 | 1)$ . Rezultatul final a aplicării operatorului *reduce* este acoperirea de cardinalitate 4:  $\{q^*, r, s, t^*\}$ .

Un exemplu posibil de aplicare al operatorului *reshape* este următorul. Perechea de impicanți  $(q^*, r)$  poate fi schimbată cu perechea  $(q, r^*)$ , unde  $r^* = (10-1 | 1)$ . Aceasta conduce acum la acoperirea  $\{q, r^*, s, t^*\}$ .

O altă expansiune ar putea conduce la acoperirea  $\{q, r, s, t\}$  care este primă și minimă.

În concluzie, este de reținut că nu se garantează nici acoperirea minimă, nici iredundanța acesteia numai prin iterarea operatorilor *expand*, *reduce* și *reshape*.

Iredundanța este garantată, doar, prin invocarea operatorului *irredundant* după operatorul *expand*, ceea ce ar detecta imediat, în exemplul acesta, că fie  $p$ , fie  $q$ , trebuie îndepărtat din acoperire.

□

Este important de realizat că minimizatoarele logice euristice pot diferi foarte mult prin modul în care sunt implementați operatorii, deoarece toți operatorii conțin euristici.

Ordinea în care sunt considerați impicanții, spre exemplu, pe durata unui proces de expansiune afectează mărimea acoperirii rezultate. Din acest motiv sunt implementate reguli euristice de ordonare a impicanților.

Drept urmare, rezultă că două implementări ale operatorului *expand* produc ambele acoperiri prime și minimale în raport cu conținerea într-un singur termen produs, dar *foarte posibil cu cardinalități diferite*.

Anumiți algoritmi prin care se implementează operatorii au complexitatea supra-polinomială. Timpul de execuție și necesarul de memorie operativă depind de heuristicile locale ale operatorilor, care sunt factorul esențial în realizarea minimizatoarelor euristice eficiente viabile în abordarea funcțiilor cu acoperiri complexe.

### Exemplul 2.

Fișierul de intrare, de date, pentru programul *ESPRESSO*, este foarte intuitiv, fiind alcătuit din imaginea unei table de adevăr însoțită de câteva linii de comandă.

Fie funcția scalară de patru variabile

$$f(a,b,c,d) = m_4 + m_5 + m_6 + m_8 + m_9 + m_{10} + m_{13},$$

având următorii termeni canonici neprecizați:

$$m_0 + m_7 + m_{15}.$$

Iată fișierul de date scris pentru Espresso, corespunzător acestei funcții:

```
.i      4
.o      1
.ilb    a      b      c      d
.ob     f
```

```
.p      10
0100   1
0101   1
0110   1
1000   1
1001   1
1010   1
1101   1
0000   -
0111   -
1111   -
.e
```

Primele două linii descriu numărul de intrări și ieșiri ale funcției.

Următoarele două linii introduc numele variabilelor de intrare și numele funcției.

Cea de-a cincea linie definește numărul de termeni produs utilizați pentru specificarea funcției.

În acest caz sunt în total zece (10) termeni produs din care șapte definiți cu valoarea 1 și trei neprecizați (s-a utilizat simbolul – pentru a desemna valori neprecizate).

Ultima linie arată încheierea fișierului de date de intrare.

Rezultatul minimizării, fișierul de ieșire, se prezintă astfel:

```
.i      4
.o      1
.ilb    a      b      c      d
.ob     f
.p      3
1-01   1
10-0   1
01--   1
.e
```

Rezultatul minimizării, exprimat literal, este reprezentabil astfel:

$$f(a,b,c,d) = ac'd + ab'd' + a'b.$$

De reținut că minimizatorul *ESPRESSO* acceptă definiții de funcții utilizând și termeni ne-canonici, adică, implicanți de ordinul 1 sau mai mare.

□

## Arii programabile de porți

O soluție ingenioasă de implementare a circuitelor logice combinaționale o constituie blocurile programabile PLA (*programmable array logic*) sau PLA (*programmable logic arrays*).

Aceste blocuri logice programabile ad-hoc sunt structuri generalizate conținând porți ȘI și porți SAU (sau porți SAU-NU ori porți ȘI-NU) ale căror conexiuni sunt *programabile* astfel încât să poată fi implementate anumite funcții specificate de utilizator.

În figura 1 este prezentată structura generică a unei arii de porți programabile. Astfel de dispozitive multi-intrări / multi-ieșiri, sunt organizate tipic într-o arie de porți ȘI și o arie de porți SAU. Prima arie implementează termenii produs în funcție de

conexiunile programabile ale intrărilor la porțile ȘI. A doua arie utilizează termenii produs calculați în prima arie pentru conectarea programată a acestora la porțile SAU realizând astfel disjuncția termenilor doriți pentru fiecare funcție în parte.

Un dispozitiv PLA poate implementa o colecție, mai degrabă, restrânsă de funcții de complexitate considerabilă. Această complexitate este determinată de numărul de linii de intrare, de numărul de termeni produs (numărul de porți ȘI) și de numărul de funcții, de ieșiri, respectiv de porți SAU ale circuitului PLA.




Figura 1. Structura unei arii programabile.

O arie logică programabilă ad-hoc (*field-programmable logic array FPLA*) tipică, realizată în tehnologie TTL, spre exemplu, poate avea 16 linii de intrare și 8 linii de ieșire. Încapsulată cu 24 de pini această arie programabilă este echivalentul a 48 de porți ȘI cu 16 linii de intrare fiecare, plus opt porți SAU cu câte 48 de linii de intrare fiecare. Aceste date sunt precizate ca să se remarce eficiența utilizării acestor dispozitive.

O cale convenabilă de descriere a funcțiilor implementate prin PLA-uri este așa-numita *matrice de implementare*. Această matrice este, în fapt, o transcriere a tabelului de adevăr a sistemului de funcții care se va implementa printr-o PLA.

Exemplul 3.

Se presupune că se dorește implementarea următoarelor patru funcții:

$$f_0 = a + b'c'; f_1 = ac' + ab; f_2 = b'c' + ab; f_3 = b'c + a.$$

Se poate caracteriza implementarea prin numărul de variabile (trei:  $a, b$  și  $c$ ), termenii produs unici ( $a, b'c', ac', ab, bc'$ ) și funcțiile, patru la număr. Aceste date corespund numărului de intrări în aria de circuite ȘI, numărului de ieșiri din porțile acestea (corespunzător numărului de termeni produs și respectiv de linii de intrare în porțile SAU) și numărului de linii de ieșire din PLA.

Tabelul 1.  
Matricea de implementare pentru funcțiile exemplului 3

Termenii produs	Intrări			Ieșiri			
	$a$	$b$	$c$	$f_0$	$f_1$	$f_2$	$f_3$
$ab$	1	1	-	0	1	1	0
$b'c$	-	0	1	0	0	0	1
$ac'$	1	-	0	0	1	0	0
$b'c'$	-	0	0	1	0	1	0
$a$	1	-	-	1	0	0	1

Matricea de implementare pentru acest sistem de funcții este prezentată mai sus. Se poate ușor remarca din aceasta că de îndată ce un produs este utilizat

În realizarea a mai mult de două funcții, pe linia respectivului produs apar tot atâtea unități în dreptul funcțiilor respective. Se presupune, pentru ușurința urmăririi exemplului, că este disponibilă o arie logică programabilă având trei linii de intrare, patru linii de ieșire și putând implementa cinci produse. În figura 2 este prezentată aria logică programabilă înainte de programare.




Figura 2. Circuitul PLA înainte de programare, exemplul 3.

Se remarcă, în figura 2, prezența unor inversoare atașate fiecărei linii, facilitând implementarea termenilor produs care conțin variabile complementate. De asemenea, se observă conectarea completă a întregului set de linii de intrare la toate porțile ȘI, precum și conectarea exhaustivă a liniilor de ieșire din porțile ȘI la liniile de intrare în porțile SAU.

Practic sunt prezente toate conexiunile posibile înainte de programare. Programarea dispozitivelor PLA se face cu un dispozitiv special numit programator și care funcționează după cum este realizată tehnologic programarea.

O tehnică frecvent utilizată pentru realizarea programării PLA-urilor este folosirea fuzibililor. Fuzibilii sunt reprezentați, în figura 2, prin punctele îngroșate plasate la intersecția liniilor interne din aria logică programabilă. Fuzibilii sunt plasați, în general, oriunde se dorește întreruperea unei conexiuni.

Programarea constă în eliminarea conexiunilor nedorite, iar fizic aceasta are loc prin trecerea unui curent de valoare bine definită care provoacă arderea fuzibilului respectiv fără să fie afectată funcționarea restului dispozitivului.

Conexiunile intrărilor unei porți ȘI la liniile de intrare (atât cele asertate cât și cele complementate) sunt făcute prin fuzibili, spre exemplu. Astfel, termenii produs sunt implementați prin arderea fuzibililor corespunzători literalilor neutilizați.




Figura 3. Circuitul PLA după programare, exemplul 3.

□

Modul generic sau convențional, cel mai uzitat, de reprezentare a unui circuit PLA este prezentat în figura 4.




Figura 4. Reprezentarea convențională a dispozitivelor PLA.



Se remarcă utilizarea unor „fire” generice care leagă literalii de circuitele ȘI, situație similară fiind pentru formarea sumelor de produse. Aceste fire trebuie înțelese ca fiind multiple iar X-urile reprezintă locațiile fuzibililor.

## **Minimizarea euristică a funcțiilor vectoriale booleene**

Un circuit PLA, așa cum s-a putut remarca, este o macro-celulă rectangulară constând dintr-o arie de tranzistoare aliniată astfel încât să formeze rândurile în corespondență cu termenii produs și coloanele în corespondență cu relația intrări-ieșiri. Coloanele intrărilor și ieșirilor partiționează *PLA* în două sub-arii: planul de intrare și respectiv planul de ieșire (așa cum se poate urmări în figura 4).

Fiecare rând al *PLA*-ului este în corespondență biunivocă cu un termen produs aparținând respectivei sume de produse.

Fiecare tranzistor din planul de intrare este în corespondență biunivocă cu un literal al formei sumă de produse.

Oricare tranzistor din planul de ieșire este legat de o ieșire scalară a termenului produs.

Din aceste motive prima țintă a minimizării logice este reducerea numărului de produse și ținta secundară este reducerea literalilor din produse.

Alte obiective de optimizare sunt relevante atunci când funcțiile modelate prin forme în două nivele sunt implementate altfel decât prin *PLA*-uri.

Reprezentări logice în două nivele pentru funcții scalare, spre exemplu, pot fi implementate prin porți complexe a căror mărime este corelată cu numărul de literalii din forma factorizată a acelei reprezentări. În astfel de situații obiectivul major este minimizarea numărului de literalii.

Minimizarea logică pentru o funcție scalară sau o funcție vectorială se face după aceleași principii, dar cazul vectorial este mult mai complex.

Minimizarea disjunctă a componentelor scalare ale unei funcții vectoriale poate conduce la rezultate suboptimale deoarece optimizarea nu poate exploata comunitatea unor termeni produs.

Un rezultat important în optimizarea logică în două nivele este echivalența funcțiilor vectoriale booleene de variabile booleene cu funcțiile booleene scalare de variabile multi-valorice. Din astfel de rațiuni, pentru început abordarea se va concentra asupra tehnicilor de optimizare ale funcțiilor scalare de variabile binare și multi-valorice.

În vederea reliefării diferențelor dintre minimizarea vectorială și minimizarea scalară a componentelor unei funcții vectoriale se consideră decodificatorul dispozitivului de afișare cu șapte segmente din exemplul următor.

Exemplul 8.

Se consideră proiectarea unui decodificator (a se vedea figura 5) care să preia informația de pe o magistrală cu patru linii ( $x_8, x_4, x_2$  și  $x_1$ ) pe care sunt vehiculate valori zecimale codificate binar și să activeze corespunzător un dispozitiv de afișare cu șapte segmente.




Figura 5. Schema bloc a decodificatorului.

Modul în care sunt formate cifrele zecimale cu dispozitivul de afișare este arătat în figura 6.




Figura 6. Configurația cifrelor zecimale pentru dispozitivul de afișare cu 7 segmente.

Tabelul 2.

Valorile liniilor de ieșire ale decodificatorului pentru dispozitivul de afișare cu șapte segmente în funcție de valorile liniilor de intrare.

Index	$x_8$	$x_4$	$x_2$	$x_1$	$a$	$b$	$c$	$d$	$e$	$f$	$g$
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	0	0	1	1
10	1	0	1	0	X	X	X	X	X	X	X
11	1	0	1	1	X	X	X	X	X	X	X
12	1	1	0	0	X	X	X	X	X	X	X
13	1	1	0	1	X	X	X	X	X	X	X
14	1	1	1	0	X	X	X	X	X	X	X
15	1	1	1	1	X	X	X	X	X	X	X

Corespondența dintre valorile binare ale vectorului intrărilor ( $x_8 x_4 x_2 x_1$ ) în decodificator și modul de activare al segmentelor de afișare, conform figurii 6, este prezentat în tabelul 1 (înfățișat anterior).

Deoarece pentru cifrele zecimale sunt utilizate doar codurile binare de la 0000 la 1001, pentru codurile binare rămase neutilizate (de la 1010 la 1111) valorile ieșirilor decodificatorului sunt nespecificate (valori **X**).

Pentru realizarea decodificatorului trebuie aleasă o modalitate de implementare. Se poate implementa decodificatorul cu ajutorul unei memorii cu conținut fix, spre exemplu. În această situație proiectarea se încheie, practic, aici.

Tot ceea ce mai trebuie făcut este încărcarea conținutului coloanelor **a, b, ..., g** din primele 10 linii ale tabelului într-o memorie cu cel puțin 10 locații de câte, minimum, 7 biți fiecare.

Se pot găsi, ușor, astfel de memorii, chiar dacă sunt mai mari decât ar fi necesar.

Se poate întâmpla ca o astfel de soluție să nu fie de utilitate din vari motive (costul memoriei, disponibilitatea altor circuite etc.).


De remarcat faptul că există disponibile componente, circuite integrate MSI, deja manufacturate care implementează această funcție combinațională. Este cazul, spre exemplu, componentei **TTL 74LS48** și se mai pot găsi și altele similare.

S-ar putea ca din motive de afișare a cifrei 6 să nu fie acceptabile nici una dintre aceste componente și în această situație trebuie găsite alte soluții.

Deoarece decodificatorul poate fi implementat printr-un circuit combinațional reprezentabil printr-o formulă booleană, sumă de produse, se poate recurge la utilizarea diagramelor Karnaugh sau la utilizarea programului *ESPRESSO* pentru minimizarea euristica (sau exactă).

Ambele căi de abordare vor fi utilizate și comparate pentru înțelegerea particularităților respectivelor metode.

Metoda diagramelor Karnaugh este relativ simplă de aplicat deoarece este convenabil numărul de variabile.



**Figura 7.** Minimizarea scalară, prin metoda diagramelor Karnaugh, a funcțiilor decodificatorului pentru 7 segmente.

Utilizând rezultatele obținute prin metoda Karnaugh, fără să se considere posibilitatea termenilor partajați, este necesar un circuit PAL cu patru variabile de intrare, șapte linii de ieșire cu cel puțin patru termeni produs (pentru fiecare linie de ieșire) pentru implementarea decodificatorului acesta.

S-ar putea folosi, spre exemplu, componenta P16H8 PAL. Se poate întâmpla ca printre condițiile proiectării circuitului să se specifice utilizarea unui circuit PLA pentru implementare, atunci trebuie ținut cont de faptul că una dintre limitările, relativ severe, ale acestor componente este numărul de termeni produs unici care sunt utilizați.

Aceștia corespund numărului de „fire” orizontale din structura circuitului.

O componentă PLA tipică poate oferi 16 linii de intrare, opt linii de ieșire și 48 de termeni produs (cum este, spre exemplu, componenta F100 PLA).

Metodele de optimizare a circuitelor reprezentate prin sume de produse (sau circuite în două nivele) pun întotdeauna în evidență termenii partajabili.

Fișierul de date de intrare pentru minimizatorul *ESPRESSO* reflectă tabelul de corespondență al decodificatorului:


```
.i 4
.o 7
.ilb x8 x4 x2 x1
.ob a b c d e f g
.p 16
0000 1111110
0001 0110000
0010 1101101
0011 1111001
0100 0110011
0101 1011011
0110 1011111
0111 1110000
1000 1111111
1001 1110011
1010 -----
1011 -----
1100 -----
1101 -----
1110 -----
1111 -----
.e
```

Rezultatele obținute prin metoda de minimizare euristică conduc la doar 9 termeni produs distincți, după cum arată fișierul cu rezultate al minimizatorului *ESPRESSO*:

```
.i 4
.o 7
.ilb x8 x4 x2 x1
.ob a b c d e f g
.p 9
-10- 0000001
-01- 0001001
-0-1 0110000
-101 1011010
--00 0110010
--11 1110000
-0-0 1101100
1--- 1000011
-110 1011111
.e
```

Corespunzător acestor termeni produs se pot scrie expresiile fiecărei linii de ieșire:

$$\begin{aligned}
 \mathbf{a} &= x_4 x_2' x_1 + x_2 x_1 + x_4' x_1' + x_8 + x_4 x_2 x_1' \\
 \mathbf{b} &= x_4' x_1 + x_2' x_1' + x_2 x_1 + x_4' x_1' \\
 \mathbf{c} &= x_4' x_1 + x_4 x_2' x_1 + x_2' x_1' + x_2 x_1 + x_4 x_2 x_1' \\
 \mathbf{d} &= x_4' x_2 + x_4 x_2' x_1 + x_4' x_1' + x_4 x_2 x_1' \\
 \mathbf{e} &= x_4' x_1' + x_4 x_2 x_1' \\
 \mathbf{f} &= x_4 x_2' x_1 + x_2' x_1' + x_8 + x_4 x_2 x_1' \\
 \mathbf{g} &= x_4 x_2' + x_4' x_2 + x_8 + x_4 x_2 x_1'
 \end{aligned}$$



**Figura 8.** Implementarea minimizării *ESPRESSO* a decodificatorului pentru afișajul cu 7 segmente.

Se remarcă, într-o primă aproximație, apariția unei complexități mai mari a funcțiilor segmentelor de afișare (63 de literali) comparativ cu rezultatele obținute prin metoda de minimizare a diagramei Karnaugh.

La o privire mai atentă, totuși, se poate observa faptul că numărul de termeni produs distincți a scăzut de la 15 la 9.

Chiar dacă expresiile individuale ale fiecărei funcții au, fiecare în parte, un număr mai mare de termeni produs, datorită gradului ridicat de partajare a acestora complexitatea, globală a acestei variante, este mai mică.

Mărimea dispozitivelor PLA este determinată, în primul rând, de numărul de termeni produs. Minimizatorul *ESPRESSO*, a fost proiectat, între altele, pentru astfel de circuite.

Partajarea termenilor produs nu este de nici un folos în implementarea circuitelor combinaționale prin componente PAL care nu pot pune în valoare termenii produs partajați dintre liniile de ieșire.

Dacă se urmărește o implementare prin dispozitive PAL este indicat să se specifice minimizatorului *ESPRESSO* o abordare individuală, scalară, a fiecărei funcții în parte (nu în sistem).

□

## Aspectele practice ale proiectării circuitelor combinaționale

Până acum abordarea a fost concentrată asupra aspectelor matematice ale reprezentării rețelelor combinaționale prin funcții booleene precum și asupra tehnicilor și algoritmilor de obținere de expresii booleene minimizate. În această secțiune atenția se va focaliza asupra unor chestiuni cu caracter mai practic, vizând tehnologiile folosite pentru implementarea funcțiilor combinaționale, modul în care sunt prezentate porțile în circuitele integrate produse industrial precum și tehnicile standard pentru documentarea schemelor logice.

Pentru un proiect dat, anumit, există o tehnologie de implementare vizată care specifică atât elementele primare disponibile cât și proprietățile acestor elemente. Adicional, tehnologia de implementare aduce cu sine, adeseori, o colecție de caracteristici restrictive de care trebuie ținut seama atunci când se face proiectarea.

În cele ce urmează vor fi abordate funcțiile porților primare împreună cu proprietățile acestor și vor fi succint caracterizate restricțiile și compromisurile care trebuie luate în considerație atunci când se țintește o implementare printr-o tehnologie dată.

### Parametrii tehnologici

Atunci când sunt luate în considerație aspecte ale performanței unui circuit combinațional se dovedește că există diferențe sensibile, de la caz la caz, între tehnologiile utilizabile ceea ce poate face ca o tehnologie să fie preferată, într-un context sau altul.

Circuitele digitale sunt construite cu circuite integrate. Un circuit integrat (IC este abrevierea anglo-saxonă, curent utilizată) este un cristal semiconductor din siliciu (numit, tradițional, *chip*) care conține toate componentele electronice care alcătuiesc porțile digitale și elementele cu memorie. Diferitele componente electronice sunt interconectate pe chip. Chipul este montat într-o capsulă ceramică ori de plastic, iar conexiunile chipului la pini externi ai capsulei se realizează prin sudură, obținându-se în acest mod circuitul integrat. Numărul de pini poate fi cuprins între 14 (pentru circuitele integrate de dimensiuni modeste) și câteva sute (în cazul capsulelor mari ale circuitelor digitale complexe, cum ar fi microprocesoarele). Fiecare circuit integrat are o anumită informație de identificare. Această informație este, de regulă, imprimată pe suprafața capsulei circuitului. Fiecare producător de circuite integrate tipărește foi de catalog pentru fiecare circuit integrat propus. Aceste foi de catalog conțin toate informațiile necesare utilizării respectivului circuit integrat.

### Nivelurile de integrare

În timp, pe măsură ce tehnologia de fabricație a circuitelor integrate s-a îmbunătățit, numărul de porți integrate, pe un singur chip, a crescut considerabil. Tradițional, caracterizarea unui circuit integrat nominalizează un anumit grad de integrare, un anumit număr de porți integrate pe un chip.

Astfel, există categorii de circuite integrate pe scară mică, medie, largă și foarte largă. Aceste categorii diferențiază circuitele integrate cu doar câteva porți per chip, de circuitele integrate cu câteva mii de porți ori față de circuitele integrate cu câteva zeci de milioane de porți.

Principalele categorii de circuite integrate sunt:

- Circuitele integrate pe scară mică (abrevierea anglo-americană este SSI, pentru *small-scale integrated*) conțin, într-o singură capsulă, câteva porți primare independente. Liniile de intrare și ieșire ale fiecărei porți sunt conectate la pini ai capsulei. Numărul de porți, în mod uzual, al unui astfel de circuit integrat este cel mult 10, fiind limitat de numărul de pini ai capsulei.
- Circuitele integrate pe scară medie (abrevierea anglo-americană este MSI, pentru *medium-scale integrated*) conțin, de regulă, până la 100 de porți într-o singură capsulă. Aceste circuite sunt dedicate, uzual, unor funcții digitale elementare specifice, cum ar fi sumarea numerelor binare cu patru ranguri.
- Circuitele integrate pe scară largă (abrevierea anglo-americană este LSI, pentru *large-scale integrated*) conțin între 100 și câteva mii de porți, într-o singură capsulă. Această categorie de circuite cuprinde procesoare de mică complexitate, memorii cu volume reduse și module programabile.
- Circuitele integrate pe scară foarte largă (abrevierea anglo-americană este VLSI, pentru *very large-scale integrated*) conțin de la câteva mii până la zeci de milioane de porți, într-o singură capsulă. Exemple, tipice, de circuite integrate din această categorie sunt microprocesoarele complexe și procesoarele digitale de semnal (DSP). Dimensiunile mici ale tranzistoarelor utilizate, densitatea mare și prețurile, comparativ, mici au revoluționat proiectarea electronică și digitală. Această categorie de circuite integrate a făcut posibilă crearea unor structuri complexe care, anterior, nu erau economic realizabile.

## Tehnologii ale circuitelor integrate

Circuitele integrate digitale sunt clasificate nu numai după funcționalitatea acestora. Un alt criteriu important este tehnologia specifică de integrare. Fiecare tehnologie are propriile dispozitive electronice de bază și propriile structuri de circuit peste care sunt dezvoltate funcții și circuite digitale complexe. Dispozitivele electronice, specifice, utilizate în construcția circuitelor de bază dau și numele tehnologiei.

Primele circuite digitale au avut la bază tranzistoarele bipolare având drept material de bază siliciul. Circuitele digitale bipolare sunt reprezentate prin cele două mari familii:

- TTL (*transistor-transistor logic*) și
- ECL (*emitter-coupled logic*).

Circuitele integrate care au urmat, utilizând ca semiconductor tot siliciul, au drept dispozitive electronice de bază tranzistoarele MOS (abrevierea denumirii anglo-americane *Metal Oxide Semiconductor*). Tehnologia CMOS (abrevierea denumirii anglo-americane *Complementary Metal Oxide Semiconductor*), domină datorită densității mari a circuitelor, performanței ridicate și consumului redus de putere. Această tehnologie utilizează atât tranzistoare MOS cu canal  $p$  cât și tranzistoare MOS cu canal  $n$ . Tehnologii alternative bazate pe arseniura de galiu (GaAs) și siliciu-germaniu (SiGe) sunt utilizate selectiv pentru circuite de foarte mare viteză.

În tehnologia MOS cea mai cunoscută este familia de circuite CMOS (*complementary MOS*). Această tehnologie utilizează atât tranzistoare MOS cu canal  $p$  cât și tranzistoare MOS cu canal  $n$ .



## Parametrii tehnologici

Pentru fiecare tehnologie specifică care urmează să fie utilizată pentru o anumită implementare, există detalii care diferă atât prin parametrii circuitelor integrate cât și prin proiectarea circuitelor electronice respective. Printre cei mai importanți parametri utilizați pentru caracterizarea unei tehnologii de implementare se pot enumera:

- Numărul de linii de intrare disponibile pentru o poartă. Acest parametru tehnologic este numit , tradițional, *fan-in*. În tehnologiile de mare viteză numărul de linii de intrare într-o poartă este, adesea, limitat. Astfel, pentru porțile primare *fan-in* este limitat la valori relativ mici, patru ori cinci linii de intrare într-o poartă, spre exemplu.
- Numărul de conexiuni ale liniei de ieșire ale unei porți. Acest parametru vizează numărul de sarcini standard care pot fi conectate acestei linii fără să se deprecieze performanța porții. Sarcinile standard pot fi definite printr-o largă varietate de moduri, dependent de tehnologie. Acest parametru tehnologic este numit , tradițional, *fan-out*. O abordare a evaluării *fan-out*-ului constă în utilizarea modelului *sarcinii standard*. Orice poartă  $H$  având una dintre intrările sale conectate la ieșirea porții  $G$  constituie o sarcină pentru poarta  $G$ . Această sarcină se măsoară în unități standard. Linia de intrare a unui inversor anumit  $H$ , spre exemplu, poate încărca linia de ieșire a porții  $G$  printr-o sarcină standard având valoarea 1,0. Dacă poarta  $G$  conduce șase asemenea inversoare, atunci *fan-out*-ul porții  $G$  este 6. O poartă, în general, are specificată o anumită valoare maximă sarcinii ce-o poate conduce. Această valoare maximă este *fan-out*-ul porții respective. Determinarea *fan-out*-ului maxim al unei porți depinde de familia logică din care face parte poarta respectivă. Datorită utilizării larg a tehnologiei CMOS, în continuare, considerațiile se vor restrânge numai asupra acestei familii tehnologice. Pentru porțile CMOS încărcarea liniei de ieșire prin cablaj și liniile de intrările porților conectate se modelează prin capacitatea echivalentă. Încărcarea capacitivă nu prezintă nici un efect asupra nivelelor logice ale semnalelor, așa cum se întâmplă în alte familii logice. Efectul încărcării capacitive se manifestă prin timpul necesar de trecere a liniei de ieșire a porții din valoarea coborâtă (notată, tradițional, simbolic L) în valoarea ridicată (notată, tradițional, simbolic H) și invers. Dacă sarcina ieșirii este crescută atunci, acest timp numit *timpul de tranziție*, crește. Cu alte cuvinte, *fan-out*-ul maxim al unei porți este numărul de sarcini standard ale capacității ce poate fi condusă (încărcată) într-un timp mai scurt, sau cel mult egal cu timpul de tranziție. Astfel, o poartă având un *fan-out* egal cu maximum de 8 unități standard de sarcină va putea conduce, comuta, până la 8 inversoare care prezintă pe intrarea lor cel mult o sarcină standard. Deoarece *fan-out*-ul reprezintă, în fapt, o capacitate plasată la ieșirea unei porți rezultă că *fan-out*-ul porții afectează, deasemenea, timpul de propagare al porții respective.
- Costul unei porți, specifică o măsură a contribuției acesteia la costul circuitului integrat care-o conține. Pentru circuitele integrate, costul unei porți primare se bazează pe aria ocupată de respectiva poartă primară. Aria ocupată este proporțională cu mărimea tranzistoarelor și cu conexiunile porții pe chip (ceea ce se numește *layout*). Dacă se ignoră suprafața conexiunilor, atunci suprafața unei porți este proporțională cu numărul de tranzistoare din poartă. Numărul de tranzistoare dintr-o poartă este proporțional cu numărul liniilor de intrare în

poartă. În cazul în care se cunoaște aria actuală a poziționării (*layout*-ului) unei porți, atunci o valoare normalizată a acestei arii poate furniza o estimare mai corectă a costului porții decât simplul număr de linii de intrare al porții.

- Întârzierea unei porți se referă la timpul necesar pentru ca o poartă să reacționeze la schimbarea valorii uneia sau mai multora dintre liniile sale de intrare. Atunci când schimbarea valorii unei linii de intrare într-o poartă are drept efect schimbarea valorii liniei de ieșire a respectivei porți, apare o întârziere între momentul aplicării schimbării valorii liniei de intrare și schimbarea valorii liniei de ieșire. Durata acestei întârzieri se numește, în general, timpul de comutație al porții. Întârzierea introdusă, în circuit, de o poartă se măsoară între momentul în care semnalul de intrare, cauzator al schimbării valorii liniei de ieșire, atinge 90% din valoarea finală și până când linia de ieșire atinge 90% din valoarea finală. Viteza de operare a unui circuit este invers dependentă de întârzierile cele mai mari prin circuitul respectiv.
- Marginea de zgomot este tensiunea externă maximă suprapusă unei valori de intrare normale a unei porți, și care nu va cauza o schimbare nedorită a valorii liniei de ieșire pentru respectiva poartă.
- Puterea disipată este puterea consumată de la sursa de alimentare și disipată de o poartă. Puterea consumată este disipată prin căldura radiată. Din acest motiv puterea disipată trebuie corelată cu temperatura de funcționare și cerințele de răcire ale chipului. Se poate distinge o putere disipată static (atunci când circuitul respectiv nu-și schimbă starea liniei de ieșire, nu comută) și o putere disipată dinamic (atunci când circuitul logic își schimbă valoarea liniei de ieșire). Puterea consumată static este caracterizabilă prin specificul tehnologiei utilizate în timp ce puterea consumată dinamic este caracterizabilă prin *activitatea logică*. Activitatea logică a unei porți, este evaluabilă prin frecvența schimbării valorii liniei de ieșire a respectivei porți și este dependentă de frecvența de lucru a circuitului global în care inclusă poarta respectivă. Circuitele bipolare consumă multă putere atât static cât și dinamic. Puterea consumată static de porțile bipolare este produsă în mod covârșitor prin funcționarea lor intrinsecă. Circuitele MOS consumă foarte puțină putere statică (cauzată majoritar de curenții de pierdere) dar, consumă putere dinamică care crește odată cu frecvența la care lucrează.

## Logica pozitivă și logica negativă

Excluzând fenomenele tranzitorii, semnalele binare care apar pe liniile de intrare și ieșire, ale unei porți logice, pot avea doar două valori, privite ca tensiuni electrice.

Logica	Valoarea semnalului	
	<i>H</i>	<i>L</i>
Pozitivă	1	0
Negativă	0	1

**Figura 9.** Polaritatea logicii în funcție de atribuirea valorilor 1 și 0.

Una dintre tensiuni va fi corespunzătoare tensiunii ridicate (notată *H*) de funcționare și cealaltă va fi corespunzătoare tensiunii coborâte (notată *L*) de funcționare.

Este evident că una dintre aceste tensiuni reprezintă 1 logic iar cealaltă 0 logic. Există două atribuiri distincte a tensiunilor electrice pentru valorile logice.

Alegerea valorii 1 corespunzătoare tensiunii ridicate ( $H$ ) definește *logica pozitivă* în timp ce alegerea valorii 1 corespunzătoare tensiunii coborâte ( $L$ ) definește *logica negativă*.

Foile de catalog ale circuitelor integrate definesc porțile atât în termenii valorilor logice cât și în termenii valorilor de tensiune ale semnalelor ( $H$  și  $L$ ).

Dacă o poartă logică este definită în termenii tensiunilor de semnal, atunci utilizatorul poate să decidă atribuirea unei logici pozitive ori negative porții respective urmând ca aceasta să fie utilizată corespunzător.

X	Y	Z
L	L	L
L	H	L
H	L	L
H	H	H


(a) Tabelul de adevăr în termenii  $H$  și  $L$ .



(b) Diagrama bloc a porții.

X	Y	Z
0	0	0
0	1	0
1	0	0
1	1	1


(c) Tabelul de adevăr în logică pozitivă.



(d) Poartă ȘI în logică pozitivă.

X	Y	Z
0	0	0
0	1	0
1	0	0
1	1	1

(e) Tabelul de adevăr în logică negativă.



(f) Poartă SAU în logică negativă.

**Figura 10.** Atribuirea logicii unui circuit specificat în termeni de semnal.

Se consideră poarta logică CMOS din figura 10(b), descrisă în termenii tensiunilor de semnal prin tabelul de adevăr din figura 10(a). Acest tabel specifică comportamentul porții atunci când nivelul de tensiune  $H$  este 5 volți iar nivelul de tensiune  $L$  este 0 volți.

Tabelul de adevăr din figura 10(c) presupune adoptarea unei logici pozitive, valoarea logică 1 fiind asociată nivelului de tensiune  $H$  iar valoarea logică 0 având asociat nivelul  $L$  de tensiune.

Acest tabel corespunde unei funcții logice ȘI, având simbolul grafic din figura 10(d).

Adoptând o logică negativă, valoarea 1 corespunde nivelului  $L$  iar valoarea 0 corespunde nivelului  $H$ , se obține tabelul de adevăr din figura 9(e) care este identic cu cel al unei funcții logice SAU.

Simbolul grafic din figura 10(f) corespunde unei porți SAU în logică negativă. Triunghiurile atașate liniilor de intrare și de ieșire, din figura 10(f), sunt *indicatori de polaritate*.

Prezența unui indicator de polaritate pe o linie de intrare sau de ieșire dintr-o poartă semnifică asocierea unei logici negative liniilor respective.

Conversia din logică pozitivă în logică negativă și invers este o operație care schimbă valorile 1 în valori 0 și valorile 0 în valori 1, atât la intrările cât și la ieșirile unei porți. Deoarece interschimbarea valorilor 1 și 0 face parte din calculul dualei, operația de convertire a logicilor produce duala funcției.

Astfel, schimbarea tuturor intrărilor și ieșirilor dintr-o polaritate într-alta are drept rezultat convertirea operatorilor ȘI în operatori SAU și reciproc.